用modelsim作功能仿真8(完整版)
【正文】 目錄的連接 [v]： COMPILE時(shí)的一些選項(xiàng)的默認(rèn)值， 0=OFF， 1=ON [vsim]：仿真時(shí)參數(shù)的設(shè)定 ? ，故編譯庫(kù)文件時(shí)應(yīng)該將只讀屬性去掉。 如果沒(méi)有使用 , SDF用于頂級(jí) 用 ModelSim作功能仿真（ 14） 5 ? 執(zhí)行仿真 ? UI) Run CMD) run time_step time_units ? 按 timesteps指定的時(shí)間長(zhǎng)度執(zhí)行仿真 用 ModelSim作功能仿真（ 15） 5 ? 執(zhí)行仿真 (UI) 選擇 timesteps數(shù)量就可以執(zhí)行仿真 Restart – 重裝任何已改動(dòng)的設(shè)計(jì)元素并把仿真時(shí)間設(shè)為零 COM) restart 用 ModelSim作功能仿真（ 16） 5 ? 執(zhí)行仿真 run 命令參數(shù) ? 可選的參數(shù) － timesteps time_unit ? 指定運(yùn)行的 timesteps數(shù)量 ? 單位可用 {fs, ps, ns, ms, sec} － step ? Steps to the next HDL statement － continue ? 繼續(xù)上次在 step或斷點(diǎn)后的仿真 － all ? 運(yùn)行仿真器直到?jīng)]有其他的事件 用 ModelSim作功能仿真（ 17） 5 ? 執(zhí)行仿真 run 命令舉例 ? run 1000 － 從當(dāng)前位置運(yùn)行仿真 1000 timesteps ? run 2500 ns － 從當(dāng)前位置運(yùn)行仿真 2500 ns ? run 3000 － 運(yùn)行仿真到 timestep 3000 用 ModelSim作功能仿真（ 18） 5 ? 執(zhí)行仿真 仿真器激勵(lì) ? 測(cè)試臺(tái) － Verilog 或 VHDL代碼 － 非常復(fù)雜的仿真（交互式仿真、數(shù)據(jù)量大的仿真） ? force命令 － 簡(jiǎn)單的模塊仿真 － 直接從命令控制臺(tái)輸入 － .DO 文件 (宏文件 ) 用 ModelSim作功能仿真（ 19） 5 ? 執(zhí)行仿真 仿真器激勵(lì) ? force命令 － 簡(jiǎn)單的模塊仿真 － 直接從命令控制臺(tái)輸入 － .DO 文件 (宏文件 ) ? 測(cè)試臺(tái) (test bench) － Verilog 或 VHDL代碼 － 非常復(fù)雜的仿真（交互式仿真、數(shù)據(jù)量大的仿真） 用 ModelSim作功能仿真（ 20） 5 ? 執(zhí)行仿真 仿真器激勵(lì) Force命令 ? 允許用戶給
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1