【正文】 時基發(fā)生器提供。 附錄 8 電子計數(shù)器測頻方法 目前，絕大多數(shù)實驗室用電子計數(shù)器都具有測量頻率 (測頻 )和測量周期 (測周 )等兩種以上的測量功能，故統(tǒng)稱“通用計數(shù)器 .各種測量功能可利用《功能選擇》開關(guān)加以選擇。采用 133銫 ( 133Cs )原子基態(tài)的兩個超精細能級之間躍遷所對應的 9 192 631 770 個周期的持續(xù)時間為一秒，以此為標 準定出的時間標準稱為原子時 (記作 AT)，其準確度可達 1310? 。這樣，以 2UT 為標準其計時準確度很難優(yōu)于 8103 ?? 。將太陽日分為24 60 60 份，得到的秒為零類世界時 (記作 0UT )，其準確度在 610? 量級。要計量時間需要有固定不變的時間單位，用秒作為時間的基本單位。 第二章 數(shù)字式頻率計的總體設(shè)計 測量原理 簡述 附錄 7 在電子技術(shù)領(lǐng)域內(nèi)，頻率是一個最基本的參數(shù)，頻率與其它許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系。 b、采用記憶顯示方法，即在一次測試結(jié)束時，顯示測試結(jié)果，此顯示值一直保留到下次測量顯示數(shù)到來，才將上次顯示沖刷更新。 第三檔：閘門時間為 時，最大讀數(shù)為 。 測試頻率范圍為： 10Hz～ 1MHz。 技術(shù)指標要求 本課題核心任務(wù)是完成基于 FPGA 利用 VHDL 語言設(shè)計一個數(shù)字頻率計的設(shè)計，仿真，下載實現(xiàn)并實際測量效果，同時要熟悉和掌握 SpartanII 這塊板子的各種性能。常用的順序描述語句：賦值語句； if 語句； case 語句； loop 語句； next 語句； exit 語句；子程序； return語句； wait 語句； null 語句。 VHDL 語言基本語句分為順序（ sequential）描述語句和并發(fā) (concurrent)描述語句。 VHDL 語言四類語言要素是指數(shù)據(jù)對象（ data object）、數(shù)據(jù)類型（ data type）、操作數(shù)（ operands）和操作符（ operator）。由于 VHDL 語言具有支持大規(guī)模設(shè)計和再利用已有設(shè)計等優(yōu)點，因此使用 VHDL 語言來設(shè)計數(shù)字系統(tǒng)已成為一種潮流。 而采用的傳統(tǒng)的電路設(shè)計方法有利于電子電路 初學者加強對電路原理，器件資料，電路板設(shè)計和電路的硬件調(diào)試的認識和理解。1 誤差 ....................................................9 標準頻率誤差 ...............................................10 結(jié)論 .......................................................10 測量周期的必要性 ...............................................11 測量周期的基本原理 .........................................11 附錄 3 誤差分析 ...................................................12 倒數(shù)計數(shù)器 .................................................13 等精度測量 .......................................................14 2 方案設(shè)計 ???????????????????????????? ..8 第三章 數(shù)字式頻率計的單元電路設(shè)計 1 各模塊的功能及實現(xiàn) .......................................................16 晶體振蕩電路 .......................................................16 分頻器 .............................................................17 波形整形電路 .......................................................19 閘門選擇器 .........................................................20 測頻控制器 .........................................................21 頻率計數(shù)器 .........................................................23 鎖存器 .............................................................25 掃描顯示控制譯碼系統(tǒng) ...............................................26 第四章 數(shù)字式頻率計的實現(xiàn) 頂層原理圖 ..............................................................30 分配引腳和下載實現(xiàn) ......................................................31 測試結(jié)果 ................................................................31 結(jié)論 ....................................................................31 心得體會： ..............................................................32 第一章 引 言 數(shù)字系統(tǒng)設(shè)計方法概述 數(shù)字系統(tǒng)設(shè)計是高層次設(shè)計，概念驅(qū)動式設(shè)計，無須通過門級原理圖描述電路，而是針對設(shè)計目標進行功能描述，由于擺脫了電路細節(jié)的束縛，設(shè)計人員可以把精力集中于創(chuàng)造性的概念構(gòu)思與方案上，一旦這些概念構(gòu)思以高層次的形式輸入電腦后， EDA 系統(tǒng)就能以規(guī)則驅(qū)動的方式自動完成整個設(shè)計。該設(shè)計的頻率計能準確的測量頻率在 10Hz 到 1MHz 之間的信號。通過放大整形電路被測信號變成脈沖信號，而閘門選擇電路產(chǎn)生不同開通時間T,由分頻器電路提供時 基信號，作為時間基準。門控電路產(chǎn)生閘門開通、計數(shù)器清零和鎖存器的鎖存信號，計數(shù)器將被測信號的頻率以十進制的形式記下來，鎖存器將十進制計數(shù)器所計得的數(shù)形式記下來，掃描顯示控制譯碼系統(tǒng)實現(xiàn)消隱無意義零輸出結(jié)果的數(shù)字顯示。使用 ModelSim 仿真軟件對 VHDL 程序做了仿真，并完成了綜合布局布線，最 終下載到芯片 SpartanII 上取得良好測試效果?？?編程邏輯器件和 EDA 技術(shù)使 傳統(tǒng) 設(shè)計方法發(fā)生了質(zhì)的變化 ,把以前 “ 電路設(shè)計 +硬件搭配 +調(diào)試焊接 ” 轉(zhuǎn)化為 “ 功能設(shè)計 +軟件模擬 +仿真下載 ”?；诨?FPGA 設(shè)計電路的方法是學習電路知識的必經(jīng)階段，對培養(yǎng)電路設(shè)計能力有很大的好處。 VHDL 語 言 程 序 基 本 結(jié) 構(gòu) 如 圖 1 ， 包括實體（ Entity）、結(jié)構(gòu)體（ Architecture）、配置（ Configuration）、庫（ Library）、程序包（ Package）。數(shù)據(jù)對象包括常量、變量和信號三種，其中除變附錄 5 量是局部量外，其他都是全局量。硬件執(zhí)行時一般是并發(fā)執(zhí)行，而仿真執(zhí)行時采用順序執(zhí)行或并發(fā)執(zhí)行均可。并發(fā)描述語句的執(zhí)行順序與書寫順序無關(guān)?？紤]到是首次接觸 VHDL 描述語言，并且以前沒有過基于 FPGA 設(shè)計的經(jīng)驗，所以在完成課題的同時，也不斷的加深對 VHDL 描述語言的掌握，以及不斷總結(jié)由軟件來實現(xiàn)硬件的特點，為以后的工作和 更進一步的學習學習打好基礎(chǔ)。擴展 1MHz～ 100MHz。 以上三檔 ,實際測得的頻率是 10Hz～ 。用第二次測試結(jié)果，更新顯示值。因此，頻率的測量就顯得更為重要 .而且，目前在電子測量中，頻率的測量精確度是最高的。如果一秒內(nèi)的振動數(shù)即頻率為已知，則可由 此振動數(shù)的倒數(shù)得到秒的間隔，這就是說單位秒和標準頻率數(shù)是互相依存的事物。地球自轉(zhuǎn)受到極運動 (極移引起的經(jīng)度變化 )的影響，校正了這個偏差而得到的地球自轉(zhuǎn)的周期，稱為第一世界時 (記作 1UT )。 為了得到更準確的均勻不變的時間標準，人們以 回歸年的 31 556 925 9747 分之一作為歷書時的秒 (記作 ET)，其準確度可達 9101 ??? 左右。 目前，國際上已經(jīng)應用經(jīng)過原子標準修正過的時間來發(fā)送時間標準，用原子時來對天文時 ( 2UT 、 ET)進行修正。 電子計數(shù)器的測頻原理 所謂“頻率”，就是周期性信號在單位時間 (一秒 )內(nèi)變化的次數(shù)。時基信號發(fā)生一個高穩(wěn)定的石英振 蕩器和一系列數(shù)字分頻器組成，由它輸出的標準時間脈沖 (時標 )去控制門控電路形成門控信號。 從以上討論可知，電子計數(shù)器的測頻原理實質(zhì)上以比較法為基礎(chǔ)，它將 xf 和時基信號頻率相比，兩個頻率相比的結(jié)果以數(shù)字的形式顯示出來?，F(xiàn)分述如下。 圖 42 正負 1 誤差 若主門開啟時刻為 0T ，而第 1 個計數(shù)脈沖出現(xiàn)在 xT ，圖 42 (a)中示出了 xT 0T 0的情況 ( 0TTT x ??? )，這時計數(shù)器計得 N 個數(shù) (圖中 N=6)；現(xiàn)在再來看圖 42 (b)情況，即 T? 趨近于 0，這就有兩種可能的計數(shù)結(jié)果：若第 1 個計數(shù)脈沖和第 7 個計數(shù)脈沖都能通過主門，則可計得 N+1=7 個數(shù)；也可能這兩個脈沖都沒有能進入主門，則只能計得 N1=5個數(shù)。 1 個計數(shù)單位，故稱“177。 1 誤差對測頻誤差的影響。 通常，對標準頻率準確度ccff? 的要求是根據(jù)所要求的測頻準確度提出來的，例如，當測量方案的最小計數(shù)單位為 1Hz，而 xf = 610 Hz，在 T=1s 時的測量準確度為 6101 ??? (只考慮 1? 誤差 )，為了使標準頻率誤差不對測量結(jié)果表明產(chǎn)生影響，石英振蕩器的輸出頻率準確度ccff? 應優(yōu)于 7101 ?? ，即比 1? 誤差引起的測頻誤差小一個量級。而當 T 選定后， xf越高，則由于 1? 誤差對測量結(jié)果的影響越小，測量準確度就越高。 測量周期的基本原理 計數(shù)器測量周期的原理方框圖如圖 44 所示。 圖 45 示出了測周時的誤差曲線，圖中三條曲線，其中 10xT 和 100xT 兩條線是采用多周期測量 (詳后 )時的誤差曲線。圖 46 示出了一種倒數(shù)計數(shù)器的簡化方框圖。將公式 (49)代入公式 (48)可得 附錄 14 ncxf ffN 10? (410) 從公式 (410)可見 ,主門 II 和計數(shù)器 II 實際上工作在測頻模 式，其輸入頻率就是xf (注意：由于測周期模式計得的數(shù) N 本身存在 1? 誤差，故嚴格來講輸入頻率并非準確地等于 xf )，且工作在同步計數(shù)方式 ,即加到主門 II 的 xf 和 cf 同步。這兩種方法由誤差分析可知，其精度都與被測信號的有關(guān)，因而它們是非等精度測量法。預置閘門關(guān)閉時，標準信號并不立即停止計數(shù)，而是等檢測到被測信號脈沖沿到達時才停止，完成被測信號整數(shù)個周期的測量。 (411) 由于實際閘門時間τ是由被測信號同步過的，因此在此期間測得的被測信號周期的整數(shù)倍 xN 是準確的，不存在 1? 誤差。 ?????? (415) 可以看出，在 M/T 法中，相對誤差與被測信號本身的頻率特性 無關(guān)，即對整個測量域而言，測量精度相等，因而稱之為 “ 等精度測量 ” 。同時在實際閘門信號關(guān)斷的時間里，計數(shù)控制器產(chǎn)生一個清數(shù)脈沖，用以清除計數(shù)器內(nèi)的計數(shù)值，以備下一次計數(shù)，該清零脈沖同時還作為一次計數(shù)結(jié)束后，將計數(shù)值進行計算，譯碼顯示的鎖存信號，不然，數(shù)碼管的顯示將因為數(shù)值的不停跳動而無法看清楚。其驅(qū)動電路如下所示： 圖 4－ 10 晶體振蕩器驅(qū)動電路 附錄 17 分頻器 分頻器的功能是提供標準閘門時間控制信號以精確控制計數(shù)器的開閉。但十進制例外，輸出雖為四位，但輸入 /輸出比為 1﹕ 10。這樣做可以實現(xiàn)程序的調(diào)用，只需要修改少量的地方就可以實現(xiàn)不同的分頻需要。 use 。 end。 begin process (f_in) begin if f_in39。 else t = 1。 end process。生成的模塊如圖所示：