【正文】 數(shù)沒到“ 23”時，加“ 1” ELSE count=000000。)THEN 檢測小時模塊的脈沖上升沿 IF(count(3 downto 0)=1001)THEN 小時的各位是否到“ 9” IF(count1623)THEN count=count+7。定義內(nèi)部計數(shù)節(jié)點， 24 循環(huán)計數(shù) BEGIN daout=count。 ENTITY hour IS PORT(clk:IN STD_LOGIC。 如上所述功能實現(xiàn)。 分模塊的仿真實現(xiàn) 由圖 34 可以看出，當(dāng) clk輸入脈沖信號時， 態(tài) 掃描控制模塊 daout和 count開始啟動計數(shù)，這時時進(jìn)位 enhour為低電平，且時設(shè)置 hour_set也為低電平。 分鐘模塊的 60 分鐘進(jìn)位輸出 enhour1 置“ 0”，不向時模塊進(jìn)位 END IF。 分鐘各位到“ 9”后，十位計數(shù)沒到“ 5”，則“ 7”變?yōu)椤?0”，同時向十位進(jìn)位 END IF。)THEN 檢測分鐘模塊的脈沖上升沿 IF(count(3 downto 0)=1001)THEN 分鐘的各位是否 到“ 9” IF count(6 downto 4)=101THEN 分鐘各位到“ 9”后，十位計數(shù)到“ 5” enhour1=39。 enhour=(enhour1 or enhour2)。定義內(nèi)部計數(shù)節(jié)點， 60 循環(huán)計數(shù) SIGNAL enhour1,enhour2:STD_LOGIC。 clk 為分鐘模塊的脈沖輸入信號，接秒模塊的進(jìn)位輸出 clk1 接秒脈沖輸入， hour_set 為小時調(diào)整 enhour:OUT STD_LOGIC。 圖 32 秒模塊仿真圖 分模塊設(shè)計 圖 33 分模塊頂層設(shè)計原理圖 分模塊 VHDL程序 LIBRARY ieee。在 時將 min_set 設(shè)置為高電平，此刻分進(jìn)位 enmin 產(chǎn)生與 clk 相同頻率的信號脈沖，當(dāng)在， min_set為低電平，那么 enmin也為低電平（無脈沖）。 end if。 else count=count+1。139。 檢測秒模塊的 1Hz 脈沖上升沿 elsif(clk39。 enmin=(enmin1 or enmin2)。 architecture behave of sec is signal count:std_logic_vector(6 downto 0)。 entity sec is port(clk,reset,min_set:in std_logic。整點聲音報時 輸出 信號 speak接 蜂鳴器輸入，信號 lamp[2..0]控制整點時產(chǎn)生 60秒的 LED發(fā)光二極管彩燈閃爍報時 輸出信號 。 daout為 向 動態(tài) 掃描控制模塊 提供時的個位和十位數(shù)據(jù)的信號。 分模塊 主體為 60進(jìn)制的計數(shù)器 ， daout為 向 動態(tài) 掃描控制模塊 提供分的個位和十位數(shù)據(jù)的信號。 引腳說明以及設(shè)計方案 clk 為秒脈沖輸入端，由晶振與分頻計數(shù)器（ CD4060）組成的脈沖發(fā)生電路提供頻率為 1Hz 的秒脈沖輸入信號； smclk為動態(tài)掃描控制模塊的輸入 端 ，由脈沖發(fā)生電路 輸入 頻率約 1kHz的脈沖信號； hourset、 minset和 reset分別為時 設(shè)置 、分 設(shè)置 和 時間 清零輸入 端 ， 連 接按鈕開關(guān)； a、 b、 c、 d、 e、 f、 g、 dp 為顯示段碼輸出，接數(shù)碼管的段碼輸入 （ led7s6len7s0） ； sel0、 sel sel2接 SN74LS138N譯碼器的輸入端 。因此，本設(shè)計采用可編程邏輯器件實現(xiàn)。 EDA技術(shù)，技術(shù)以大規(guī)模可編程邏輯器件為設(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述主要表達(dá)方式，以計算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯，邏輯化簡，邏輯分割，邏輯映射，編程下載等工作。 1. 課題相關(guān)技術(shù)的發(fā)展 當(dāng)今電子產(chǎn)品正向功能多元化 ,體積最小化 ,功耗最低化的方向發(fā)展 。而 FPGA是特殊的 ASIC芯片，與其他的 ASIC芯片相比，它具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢測等優(yōu)點。近些年，隨著科技的發(fā)展和社會的進(jìn)步，人們對數(shù)字鐘的要求也越來越高，傳統(tǒng)的時鐘已不能滿足人們的需求。 1 數(shù)字時鐘的設(shè)計 摘要 ： 在這快速發(fā)展的年代，時間對人們來說是越來越寶貴，在快節(jié)奏的生活時，人們往往忘記了時間，一旦遇到重要的事情而忘記了時間，這將會帶來很大的損失。 本設(shè)計主要研究基于 FPGA的數(shù)字鐘，要求時間以 24小時為一個周期 ,顯示時、分、秒。 鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地擴(kuò)展了鐘表原先的 報時功能。 它與傳統(tǒng)的電子產(chǎn)品在設(shè)計上的顯著區(qū)別師大量使用大規(guī)?？删幊踢壿嬈骷?，使產(chǎn)品的性能提高，體積縮小，功耗降低 .同時廣泛運用現(xiàn)代計算機(jī)技術(shù)，提高產(chǎn)品的自動化程度和競爭力，縮短研發(fā)周期。最終形成集 成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。 本設(shè)計主要研究基于 FPGA 的數(shù)字鐘，要求時間以 24 小時為一個周期 ,顯示年、月、日、時、分、秒。 3. 可編程邏輯器件 FPGA的頂層設(shè)計 用頂層設(shè)計采用原理圖輸入設(shè)計、底層設(shè)計采用 VHDL 設(shè)計的原理圖與 VHDL 混合設(shè)計方法設(shè)計帶整點報時功能的數(shù)字鐘，所以此設(shè)計可分為頂層與底層設(shè)計，共分為六個模塊，即時模塊、分模塊、秒模塊、動態(tài)掃描控制模塊、段碼譯碼模塊 和整點報時模塊。 Enhour為分鐘進(jìn)位，每 60 分 產(chǎn)生一個高電平的信號，作為時模塊的時鐘輸入； 秒計數(shù)到 60 時的進(jìn)位輸出信號 enhour1 和分鐘調(diào)整輸入信號 minset，經(jīng)或 關(guān)系 后接分的脈沖輸入端 clk； clk1為時調(diào)整脈沖，接 1Hz脈沖； hour_set為時鐘設(shè)置，低電平是不影響分模塊工作，當(dāng)它為高電平時， enmin 信號會隨之產(chǎn)生一個和 clk 頻率相同的信號，達(dá)到調(diào)整時的目的。 動態(tài) 掃描模 塊中 smclk為動態(tài)掃描控制模塊的脈沖輸入，由外部脈沖發(fā)生電路提供，頻率約 為 1kHz； sel0、sel sel2接外部 3－ 8譯碼器 74LS138的輸入端 A、 B、 C； sec[6..0]、 min[6..0]、 hour[5..0]分別為秒模塊 、分模塊、時模塊計數(shù)段碼輸出控制信號。 3 圖 21 頂層電路設(shè)計原理圖 秒模塊設(shè)計 圖 31 秒模塊頂層設(shè)計原理圖 秒模塊 VHDL程序 library ieee。clk 為 1Hz 的秒脈沖輸入信號， reset 為秒清零（復(fù)位）信號 min_set 為分鐘調(diào)整 enmin:out std_logic。 定義內(nèi)部計數(shù)節(jié)點， 60 循環(huán)計數(shù) signal enmin1,enmin2:std_logic。 60 秒鐘到和調(diào)分鍵均向分模塊產(chǎn)生進(jìn)位脈沖 process(clk,reset,min_set) begin if(reset=39。event and clk=39。 秒模塊的 60 秒進(jìn)位輸出 enmin 置“ 1”，向分模塊產(chǎn)生進(jìn)位 count=0000000。 秒個位沒計到“ 9”時，秒計數(shù)值加“ 1” enmin1=39。 end process。當(dāng) ，清零 reset設(shè)置為低電平， 5 此刻 daout和 count都將清零，當(dāng) reset恢復(fù)為高電平， daout和 coutn兩者重新開始計數(shù)。 use 。 enhour 為分鐘模塊的進(jìn)位輸出 daout:OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 enhour1 為 60 分鐘產(chǎn)生的進(jìn)位。 60 分鐘到和調(diào)時鍵均向小時模塊產(chǎn)生進(jìn)位脈沖 PROCESS(clk) BEGIN IF(clk39。139。 ELSE count=count+1。 END IF。在 ，將 hour_set設(shè)置為高電平，此時 enhour產(chǎn)生與 clk1相同的頻率信號。 7 圖 34 分模塊仿真圖 時模塊設(shè)計 圖 35 時模塊頂層設(shè)計原理圖 時模塊 VHDL程序 LIBRARY ieee。 daout:OUT STD_LOGIC_VECTOR(5 DOWNTO 0))。 PROCESS(clk) BEGIN IF(clk39。 小時各位到“ 9”后，計數(shù)沒到“ 23”，則加“ 7”變?yōu)椤?0”，同時向十位進(jìn)位 ELSE count=000000。 小時計數(shù)已到“ 23”時，計數(shù)值回零“ 000000”（零時） END IF。 時模塊的仿真實現(xiàn) 由圖 36 可以看出，當(dāng) clk 輸入脈沖信號時，動 態(tài) 掃描控制模塊 daout 和 count 開始啟動計數(shù)。 use 。 動態(tài)掃描輸入脈沖 9 sec,min:in std_logic_vector(6 downto 0)。 時、分、秒間的間隔“點”輸出 sel:out std_logic_vector(2 downto 0))。 process(clk1) begin if(clk139。 else count=count+1。dp=39。daout(2 downto 0)=sec(6 downto 4)。dp=39。daout(2 downto 0)=min(6 downto 4)。dp=39。dp=39。 end behave。 entity decl7s is port(num:in std_logic_vector(3 downto 0)。 when0001=led7s=0110000。 when0101=led7s=1011011。 when1001=led7s=1111011。 end behave。 use 。 分鐘模塊計數(shù)輸入 speak:out std_logic。 定義內(nèi)部計數(shù)節(jié)點 begin process(clk) begin speak=count(0)and clk。)then if(dain=0000000)then “ 0000000”（“零分”）時，即為整點 if(count10)then count=01。 整點光報時，可接紅色發(fā)光二極管 elsif(count=10)then lamp=010。 count(0)=39。 end process。而 count 開始啟動計數(shù)，在 ,報時 speak 開始報警， lamp 閃爍顯示。 13 圖 312 整點報時模塊仿真圖 總結(jié) 在此次的數(shù)字鐘設(shè)計過程中，最終結(jié)果與預(yù)期效果基本一致更進(jìn)一步地了解和熟悉有關(guān)數(shù)字電路的知識和具體的應(yīng)用。通過這次的設(shè)計實驗更進(jìn)一步地增強(qiáng)了實驗的動手能力，對數(shù)字鐘的工作與原理有了更加透徹的理解。指導(dǎo)教師應(yīng)加強(qiáng)指導(dǎo)，嚴(yán)格把關(guān)。 摘要與關(guān)鍵詞 摘要 本科生畢業(yè)設(shè)計（論文）的摘要均要求用中、英兩種文字給出，中文 在前。 目錄 目錄應(yīng)獨立成頁，包括論文中全部章、節(jié)的標(biāo)題及頁碼。 文管類論文的緒論是畢業(yè)論文的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認(rèn)識以及提出問題。 論文主體的內(nèi)容要求參照《大學(xué)本科生畢業(yè)設(shè)計（論文）的規(guī)定》第五章。 參考文獻(xiàn) 參考文獻(xiàn)是論文不可缺少的組成部分，它反映了論文的取材來源和廣博程度。 產(chǎn)品說明書、各類標(biāo)準(zhǔn)、各種報紙上刊登的文章及未公開發(fā)表的研究報告（著名的內(nèi)部報告如 PB、 AD報告及著名大公司的企業(yè)技術(shù)報告等除外）不宜做為參考文獻(xiàn)引用。內(nèi)容應(yīng)簡潔明了、實事求是，避免俗套。其中漢語言文學(xué)專業(yè)不少于 7 000 字。 論文版面 設(shè)置為：畢業(yè)論文 B5 紙 、 縱向、 為 橫排 、 不分欄， 上下頁邊距分別為 和 2cm， 左右 頁邊距分別為 2cm，對稱頁邊距、 左側(cè)裝訂 并裝訂線為 0cm、 奇偶頁不同、無網(wǎng)格。單數(shù)頁眉的文字為“章及標(biāo)題”；雙數(shù)頁眉的文字為 “大學(xué)本科生畢業(yè)設(shè)計（論文）”。 頁碼 用小五號字，居中標(biāo)于頁面底部 。 目錄 目錄應(yīng)包括論文中全部章節(jié)的標(biāo)題及頁碼，含中、外文摘要；正文章、節(jié)題目； 參考文獻(xiàn)；致謝；附錄。 各章標(biāo)題要突出重點、簡明扼要。層次代號 格式見表 1 和表 2。當(dāng)提及的參考文獻(xiàn)為文中直接說明時，其序號應(yīng)該與正文排齊，如“由文獻(xiàn) [8， 10～ 14]可知”。 參考文獻(xiàn)書寫格式應(yīng)符合 GB7714－ 1987《文后參考文獻(xiàn)著錄規(guī)則》。外文姓名按國際慣例，將作者名的縮寫置前，作者姓置后。會議年份與出版年相同者省略“