【正文】 。 （ 4） 對于用 VHDL 完成的一個確定的設(shè)計，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。 VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分，及端口 )和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。 1987 年底， VHDL 被 IEEE 和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。主要是讓學(xué)生了解 EDA 的基本概念和基本原理、掌握用 HDL 語言編寫規(guī)范、掌握邏輯綜合的理論和算法、使用 EDA 工具進(jìn)行電子電路課程的實驗并從事簡單系統(tǒng)的設(shè)計。例如在飛機制造過程中，從設(shè)計、性能測試及特性分析直到飛行模擬，都可能涉及到 EDA技術(shù)。 利用 EDA 工具， 電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC版圖或 PCB 版圖的整個過程在計算機上自動處理完成。 課程設(shè)計的內(nèi)容 本次設(shè)計以數(shù)字電子為主，實現(xiàn)對時、分、秒、星期數(shù)字顯示的計時裝置 ,周期為 24 小時，顯示滿刻度為 23 時 59分 59 秒，并具有校時功能和報時功能的 7 數(shù)字電子鐘。因此，研究數(shù)字鐘及擴大其應(yīng)用，有著非?，F(xiàn)實的意義。數(shù)字電子鐘走時精度高，穩(wěn)定性好，使用方便，不需要經(jīng)常調(diào)校，數(shù)字式電子鐘用秒脈沖發(fā)生器的精度穩(wěn)定保證了數(shù)字鐘的質(zhì)量，用 74LS290 輸入脈沖顯示周期，這種表具有時、分、秒的顯示功能，還可以進(jìn)行時和分的校對。數(shù)字鐘已成為人們?nèi)粘Ｉ钪斜夭豢缮俚谋匦杵?，廣泛用于個人家庭以及辦公室等公共場所，給人們的生活帶來極大的方便。 （ 4）學(xué)生應(yīng)抱著嚴(yán)謹(jǐn)認(rèn)真的態(tài)度積極投入到課程設(shè)計過程中，認(rèn)真查閱相應(yīng)文獻(xiàn)以及實現(xiàn)，給出個人分析、設(shè)計以及實現(xiàn)。 （ 4）撰寫課程設(shè)計報告。 長沙理工大學(xué) 《計算機組成原理》課程設(shè)計報告 鄒 其 昌 學(xué) 院 計算機與通信工程 專 業(yè) 網(wǎng)絡(luò)工程 班 級 網(wǎng)絡(luò)工程 0802 學(xué) 號 202058080220 學(xué)生姓名 鄒其昌 指導(dǎo)教師 蔡 爍 課程成績 完成日期 2020 年 12 月 31 日 1 課程設(shè)計任務(wù)書 計算機與通信工程 學(xué)院 計算機科 學(xué)與技術(shù) 專業(yè) 課程名稱 計算機組成原理課程設(shè)計 時間 2020～ 2020 學(xué)年第一學(xué)期 17～ 18 周 學(xué)生姓名 鄒其昌 指導(dǎo)老師 蔡爍 題 目 基于 VHDL 的數(shù)字電子鐘的設(shè)計與實現(xiàn) 主要內(nèi)容： （ 1）了解，并掌握基本 VHDL 語言編程 。 要求： （ 1）通過對相應(yīng)文獻(xiàn)的收集、分析以及總結(jié)，給出相應(yīng)課題的背景、意義及現(xiàn)狀研究分析。 應(yīng)當(dāng)提交的文件： （ 1）課程設(shè)計報告。在這里我們將已學(xué)過的比較零散的 數(shù)字電路的知識有機的、系統(tǒng)的聯(lián)系起來用于實際，來培養(yǎng)我們的綜合分析和設(shè)計電路的能力。 背景和目的 20 世 紀(jì)末，電子技術(shù)獲得了飛速的發(fā)展，在其推動下，現(xiàn)代電子產(chǎn)品幾乎滲透了社會的各個領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時也使現(xiàn)代電子產(chǎn)品性能進(jìn)一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也越來越快。 通過數(shù)字電子鐘的設(shè)計，鞏固計算機組成原理課程，理論聯(lián)系實際，提高分析、解決計算機技術(shù)的實際問題的獨立工作能力； 掌握 用 VHDL 語言編制 簡單 的小型模塊， 學(xué)會數(shù)字鐘的設(shè)計方法 ,熟悉集成電路的使用方法 ,初步掌握電子鐘的設(shè)計方法并實現(xiàn)時間的顯示和校對，以及報時的功能，并能對數(shù)字電子鐘進(jìn)行擴展。電路主要采用中規(guī)模 CMOS 集成電路 .本系統(tǒng)的設(shè)計電路由脈沖邏輯電路模塊、時鐘脈沖模塊、電源模塊、時鐘譯碼顯示電路模塊、整點報時模塊、校時模塊、星期模塊等幾部分組成。 現(xiàn)在對 EDA 的概念或范疇用得很寬。本文所指的 EDA 技術(shù)，主要針對電子電路設(shè)計、 PCB 設(shè)計和 IC 設(shè)計。一般學(xué)習(xí)電路仿真工具（如 EWB、 PSPICE）和 PLD 開發(fā)工具（如 Altera/Xilinx 的器件結(jié)構(gòu)及開發(fā)系統(tǒng)），為今后工作打下基礎(chǔ) 。 自IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具 可以和 VHDL 接口。有專家認(rèn)為，在新的世紀(jì)中， VHDL 于 Verilog 語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。在對一個 9 設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。 （ 2） VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進(jìn)行仿真模擬。 （ 5） VHDL 對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨立的設(shè)計。 （ 4） VHDL 的設(shè)計不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。 10 用 VHDL語言開發(fā)的流程 （ 1） 文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的 HDL 編輯環(huán)境。邏輯綜合軟件會生成 .edf（ edif）的 EDA工業(yè)標(biāo)準(zhǔn)文件。秒計數(shù)器滿 60 分向分計數(shù)器進(jìn)位，分計數(shù)器滿 60 后向小時計數(shù)器進(jìn)位，小時計數(shù)器按照“ 24 翻 1”規(guī)律計數(shù)。 47LS161 被接成十進(jìn)制計數(shù)器，其置數(shù)輸入端 A、 B、 C、 D（ 3腳 4腳 5腳 6腳）接低電平， LD、 EP、 ET（ 9 腳 10腳 7 腳）接高電平，秒脈沖由 CP（ 2 腳）端輸入。在編程上，首先進(jìn)行了初始化定義了程序的入口地址以及中斷的入口地址，在主程序的開始定義了一組固定單元用來存儲計數(shù)的秒，分，時等。為了避免響鈴影響顯示定時，選時或調(diào)時程序段。（本實驗中實驗箱上已經(jīng)有 1hz 脈沖）。設(shè)定定時器工作方式 ? 14 MOV TL0,0B0H MOV TH0,3CH SETB TR0 。調(diào)用按鍵檢測子程序 JZ NEXT 。將這些計數(shù)器適當(dāng)連接，就可以構(gòu)成秒、分、時的計數(shù)，實現(xiàn)計時功能。因為一片 74LS161 內(nèi)含有一個四位二進(jìn)制異步清除計數(shù)器，因此需用兩片 74LS161就可以構(gòu)成六十進(jìn)制計數(shù)器了。 b：同步并行置數(shù)功能： 當(dāng) =1 時，預(yù)置控制端 =0，并且 CP=CP↑時， Q3Q2Q1Q0= P3P2P1P0，實現(xiàn)同步預(yù)置數(shù)功能。 秒個位計數(shù)器 ： 74LS161 被接成十進(jìn)制計數(shù)器，其置數(shù)輸入端 A、 B、 C、 D（ 3 腳 4 腳 5 腳6 腳）接低電平， LD、 EP、 ET（ 9 腳 10 腳 7 腳）接高電平，秒脈沖由 CP（ 2 腳）端輸入。秒、分的六十進(jìn)制計數(shù)器的構(gòu)成如圖所示： 圖 計數(shù)及顯示實驗電路圖 其程序代碼如下 : 。 18 MOV A,20H CJNE A,20,RETI1 MOV 20H,00H 。 原理：由分計數(shù)器送來的進(jìn)位脈沖送入時個位計數(shù)器，電路在分進(jìn)位脈沖的作用下按二進(jìn)制自然序依次遞增 1，當(dāng)計數(shù)到 24，這時小時個位輸出 0100（也就是 4），小時十位輸出 0010（也就是 2），小時十位計數(shù)器只有 QC 端有輸出，小時個位計數(shù)器只有 QB 端有輸出，將 QC、 QB 端接一個二輸入與非門，與非門輸出一路先送入十位計數(shù)器的清零端然后取反送入或非門的另一個輸入端，輸出接小時個位計數(shù)器的清零端，其每 10小時清零并向小時十位計數(shù)器送進(jìn)位脈沖，當(dāng)十位輸出為二，小時個位輸出為四時，將整個電路清零，另一路取反后作為星期進(jìn)位脈沖送入星期顯示電路的脈沖輸入端，完成 24小時的顯示及向星期電路送星期進(jìn)位脈沖的功能。如下圖所示： 22 圖 總電路圖 其程序代碼如 下 : MOV A,23H CJNE A,24H,RETI1 MOV 23H,00H 。顯示子程序 DISP: ANL 2FH,10H 。處理小時 23H2AH,2BH MOV R0,2FH 。循環(huán)顯示 TABLE: db 28h,7eh,0a2h,62h,74h,61h,21h 。無鍵按下則返回 23 JZ RETX 。 JNZ LOOP2 。是確認(rèn)鍵轉(zhuǎn) L2 JB ,L3 。判斷有無鍵按下。功能鍵處理程序 LB1: MOV 25H,01H 。時加一 L8:MOV A,22H 。經(jīng)過編譯 ， EDA 軟件平臺報告電路 連接沒有錯誤 。 由于單片機處理數(shù)據(jù)過程中要響應(yīng)中斷等原因，而中斷服務(wù)程序所花費的時間必須在中斷返回后在計時單元 中扣除掉，否則實際上制作出來的電子鐘會變“慢”。主程序中循環(huán)調(diào)用顯示程序完成顯示。顯示格式為： XX－ XX－ XX，分別代表小時，分鐘，秒 ， 為 24 小時制。 （ 2）在調(diào)試每個數(shù)碼管的發(fā)光時間時，必須反復(fù)修改程序中的給定的時間，直到整體上的顯示效果較好，不會有閃爍的現(xiàn)象產(chǎn)生。 通過為期 兩 周的課程設(shè)計，我順利完成了 計算機組成原理課中基于流水技術(shù)構(gòu)成的模型機的設(shè)計與實驗的 課程設(shè)計。 [5］ 潘 松，王國棟 .VHDL 實用教程［ M］ .成都：電子科技大學(xué)出版社， 2020。畢業(yè)論文撰寫是本科生培養(yǎng)過程中的基本訓(xùn)練環(huán)節(jié)之一，應(yīng)符合國家及各專業(yè)部門制定的有關(guān)標(biāo)準(zhǔn)，符合漢語語法規(guī)范。不應(yīng)超過 25字，原則上不得使用標(biāo)點符號，不設(shè)副標(biāo)題。 關(guān)鍵詞 關(guān)鍵詞是供檢索用的主題詞條，應(yīng)采用能覆蓋論文主要內(nèi)容的通用技術(shù)詞條（參照相應(yīng)的技術(shù)術(shù)語標(biāo)準(zhǔn)），一般列 3～ 5個，按詞條的外延層次從大到小排列，應(yīng)在摘要中出現(xiàn)。緒論應(yīng)說明選題的背景、目的和意義，國內(nèi)外文獻(xiàn)綜述以及論文所要研究的主要內(nèi)容。 論文主體 論文主體是論文的主要部分，要求結(jié)構(gòu)合理，層次清楚，重點突出，文字簡練、通順。 結(jié)論是對整個論文主要成果的歸納，要突出設(shè)計（論文）的創(chuàng)新點，以簡練的文字對論文的主要工作進(jìn)行評價，一般為 400～ 1 000字。 在論文正文中必須有參考文獻(xiàn)的編號，參考文獻(xiàn)的序號應(yīng)按在正文中出現(xiàn)的順序排列。 16 致謝 對導(dǎo)師和給予指導(dǎo)或協(xié)助完成論文工作的組織和個人表示感謝。 文管類 論文正文字?jǐn)?shù) 12 000－ 20 000字。 論文書寫 本科生畢業(yè)論文用 B5 紙 計算機排版、編輯與雙面打印 輸出 。頁眉應(yīng)居中置于頁面上 部。 頁碼。中、外文摘要應(yīng)各占一頁，編排裝訂時放 置正文前，并且中文在前，外文在后。） 論文正文 章節(jié)及各章標(biāo)題 論文正文分章、節(jié)撰寫，每章應(yīng)另起一頁。 鄒其昌 基于 VHDL 的數(shù)字電子鐘的實現(xiàn)與設(shè)計 第 1 頁 共 27 頁 1 層次 層次以少為宜，根據(jù)實際需要選擇。所引文獻(xiàn)編號用阿拉伯?dāng)?shù)字置于方括號“ [ ]”中，如“二次銑削 [1]”。 不得將引用文獻(xiàn)標(biāo)示置于各級標(biāo)題處。 作者為多人時，一般只列出前 3名作者，不同作者姓名間用逗號相隔。會議地址與出版地相同者省略“出版地”。序號應(yīng)按文獻(xiàn)在論文中的被引用順序編排。 名詞術(shù)語 科技名詞術(shù)語及設(shè)備、元件的名稱，應(yīng)采用國家標(biāo)準(zhǔn)或部頒標(biāo)準(zhǔn)中規(guī)定的術(shù)語或名稱。 文管類專業(yè)技術(shù)術(shù)語應(yīng)為常見、常用的名詞。 非物理單位（如件、臺、人、元、次等）可以采用漢字與單位符號混寫的方式，如“萬t 表達(dá)時刻時應(yīng)采用中文計量單位，如“上午 8點 45 分”，不能寫成“ 8h45min”。 公式 原則上居中書寫。 文中引用公式時，一般用“見式（ 11）”或“由公式（ 11）”。 表序一般按章編排，如第 1章第一個插表的序號為“表 1－ 1”等。表頭中可采用化學(xué)符號或物理量符號。表內(nèi)文字和數(shù)字上、下或左、右相同時，不允許用“″”、“同上”之類的寫法，可采用通欄處理方式（見附錄 4中的例 2）。表題用五號字，表內(nèi)文字及表 鄒其昌 基于 VHDL 的數(shù)字電子鐘的實現(xiàn)與設(shè)計 第 4 頁 共 27 頁 4 的說明文字均用五號字，中文用宋體。 機械工程圖：采用第一角投影法，應(yīng)符合附錄 5所列有關(guān)標(biāo)準(zhǔn)的規(guī)定。 圖題及圖中說明 每個圖均應(yīng)有圖題（由圖號和圖名組成）。圖名在圖號之后空一格排寫。 圖題用五號字，圖內(nèi)文字及說明均用五號字，中文用宋體。 論文中照片圖及插圖 畢業(yè)論文中的照片圖均應(yīng)是原版照片粘貼