【正文】 /輸出模塊主要完成芯片上邏輯與外部封裝腳的接口，它通常排列在芯片的四周；可編程互連資源包括各種長度的連線線段和一些可編程連接開關，它們將各個 CLB之間或 CLB、 IOB之間以及 IOB之間連接起來，構成特定功能的電路。它允許電路設計者 利用基于計算機的開發(fā)平臺，經過設計輸入、仿真、測試和校驗，直到達到預期的結果。輸出電路可以提供不同的輸出方 式。其結構特點是由與陣列和或陣 列組成，能有效地實現(xiàn)“積之和”形式的布爾邏輯函數。 眾所周知， Quartus Ⅱ 是美國 ALTERA公司自行開發(fā)的一種針對其公司生產的系列 FPGA的設計、仿真、編程的工具軟件， Quartus Ⅱ 是 FPGA應用軟件中比較典型和常見的一種工具，在我國應用較為普遍。 目前 FIR濾波器的實現(xiàn)方法有 3種：利用單片通用數字濾波器集成電路 、 DSP器件和 可編程邏輯器件實現(xiàn)。該設計對 FPGA 硬件資源的利用高效合理，用 VHDL 編程，在 PFGA 中實現(xiàn)了高采樣率的 FIR 濾波器。因此在許多應用領域都顯示了強大的生命力，具有重要應用意義。目錄 引 言 ............................................... 3 第一章 FPGA 的設計流程 ................................. 4 FPGA 概述 ................................................. 5 FPGA 設計流程 .............................................. 7 硬件描述語言 HDL(Hardware Description Language) ............... 8 FPGA 開發(fā)工具 Quartus Ⅱ 軟件設計流程 ....................... 10 第二章 有限沖激響應 (FIR)濾波器的原理及設計 .................. 12 數字信號處理基礎原理 ...................................... 12 FIR 濾波器背影知識 ....................................... 15 FIR 數字濾波器原理 ........................................ 17 利用窗函數法設計 FIR 濾波器 ................................. 21 第三章 FIR 數字濾波器的 FPGA 實現(xiàn) ........................ 25 串行 FIR 濾波器原理 ........................................ 26 分布式算法基礎 ............................................ 26 直接型 FIR 濾波器的原理結構圖 ............................... 28 具有轉置結構的 FIR 濾波器 ................................... 30 第四章 結論與總結 ..................................... 34 謝 辭 .............................................. 35 參考文獻 ............................................ 36 摘要 :本論文課題是《 基于 FPGA 的 FIR 濾波器設計與實現(xiàn) 》 。本文介紹了用 VHDL實現(xiàn)線性相位 FIR（有限長單位沖激響應 ）濾波器。 關鍵字： FIR 濾波器； FPGA； VHDL； MATLAB； Quartus Ⅱ Abstract: Digital filter is a fundamental device used in pronunciation amp。單片通用數字濾波器使用方便，但由于字長和階數的規(guī)格較少，不能完全滿足實際需要；使用 DSP器件實現(xiàn)雖然簡單，但由于程序順序執(zhí)行，執(zhí)行速度較慢。本設計就是用 Quartus Ⅱ 所支持的一種很常用的硬件描述語言（ VHDL）來編程，并在 Quartus Ⅱ 上編譯與仿真。 簡單 PLD的基本結構圖如圖 所示。 圖 PLD的基本結構 2 現(xiàn)場可編程門陣列 FPGA是現(xiàn)場可編程門陣列 (Field Programmable Gate Array)的簡稱， 是20世紀 80年代中期出現(xiàn)的高密度可編程邏輯器件。使用 FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。 FPGA的功能由邏輯結構的配置數據決定。它主要由邏輯函數發(fā)生器、觸發(fā)器、數據選擇器等電路組成。 輸入 /輸出模塊（ IOB） IOB提供了器件引腳和內部邏輯功能陣列之間的連接。 3 FPGA VS. CPLD 可編程邏輯器件的兩種主要類型是 FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列 )和 CPLD(Complex Programmable Logic Device,復雜可編程邏輯器件 )。 (3)FPGA 的分段式布線結構決定了其延 遲的不可預測性，而 CPLD 的連續(xù)式布線結構決定了它的時延是均勻的和可預測的。目前，它在低端市場推出了 Spartan2 和 Spartan3 系列產品，在高端市場則推出了Virtex Virtex4 系列產品。用戶無需了解 FPGA的內部構造和工作原理，只要在計算機上輸入電路原理圖或硬件描述語言， FPGA開發(fā)系統(tǒng)就能自動進行模擬、驗證、分割、布局和布線，最后實現(xiàn) FPGA的內部配置。在利用 VHDL的硬件設計方法中，設計者將至上自下分成 3個層次對系統(tǒng)硬件進行設計。在行為描述階段，并不真正考 慮其實際的操作和算法用什么方法來實現(xiàn)。如前所述，用行為方式描述的系統(tǒng)結構的程序，其抽象度很高，是很難直接影射到具體邏輯元件結構的硬件實現(xiàn)的。如果通過這一步仿真，那么就可以利用綜合工具進行綜合了。也就是說，邏輯綜合的結果相當于在人工設計硬件電路時，根據系統(tǒng)要求畫出了系統(tǒng)的邏輯電路原理圖。 由自頂向下的設計過程可知，從總體行為設計開始到最終邏輯綜合，形成網表為止，每一步都要進行仿真檢查，這樣有利于盡早發(fā)現(xiàn)系統(tǒng)設計中存在的問題，從而可以大大縮短系統(tǒng)硬件設計周期。從 80 年代后期開始，硬件描述語言逐步向著標準化的方向發(fā)展，最終 VHDL 和 Verilog 適應了標準化需求，成為 IEEE 標準。 (2) 使用硬件描述語言進行設計，可以在設計階段進行功能驗證，這樣設計者可以不斷地修改和優(yōu)化 RTL 代碼描述，直到滿足設計需求。 (3)設計用文本的方式表示，簡單高效，可以對設計添加注釋，易于開發(fā) 、調試和維護。它允許設計者在其使用范圍內選擇工藝和方法。這種將設計實體分成內外部分的概 念就是 VHDL 語言系統(tǒng)設計的基本點。例：一個元件最初可以用算法來定義，在高層次設計、檢驗時使用，仿真通過以后，可以用硬件結構代替算法定義，以實現(xiàn)實際電路的設計。 7. 設計周期短，投資風險小。 Quartus Ⅱ就是 Altera 公司推出的最新一代的可編程邏輯器件開發(fā)系統(tǒng)， Quartus Ⅱ支持對 Altera 公司的 APEX、 FLEX、 Cyclone、 Mercury、Excalibur、 Stratix 和 Stratix GX 等系列器件進行開發(fā)和配置。 一 .設計輸入 Quartus Ⅱ支持三種設計輸入方法：原理圖輸入、 HDL 輸入、網表輸入，用戶可以使用 Quartus Ⅱ自身帶的設計輸入工具，如模塊編輯器 (Block Editor)、文本編輯器 (Text Editor)和 Mega Wizard PlugIn Manager,也可以利用 其他的設計輸入 /綜合工具來建立設計文件。可選的編譯類型包括二種： 。 三 .延時分析及仿真 為了讓設計的仿真結果能夠與電路的實際運行結果相吻合， Quartus Ⅱ還提供了詳細的延時分析工具。此外， Quartus Ⅱ還支持Testbench(仿真測試向量文件 )和 Tcl 仿真腳本文件。數字信號處理技術及設備具有靈活、精確、抗干擾強、設備尺寸小、造價低、速度快等突出優(yōu)點，這些都是模擬信號處理技術與設備所無法比擬的 2 離散時間信號與系統(tǒng) 一個離散時間系統(tǒng)可以抽象為一種變換或是一種映射，即把輸入序列 )(nx 變換為輸 出序列： )]([)( nxTny ? ，式中 T代表變換。 且對一個 LSI系統(tǒng)我們可以用四種不同的方法描述它： ① 頻率響應： ?????0 )()( nnjj enheH ?? ② 轉移函數： nn znhzH????? 0 )()( ③ 差分方程： ???? ?????MrNk rnxrbknykany 01 )()()()()( ④ 卷積關系： )(*)()()()( nhnxknhkxnyk ??? ????? 3 離散時間信號的傅立葉變換及 DFT 簡單介紹一下連續(xù)時間信號的傅立葉變換及傅立葉級數的基本概念，然后著重討論離散信號的抽樣定理，最終引導出時域和頻域都取離散值的離散 傅立葉變換即 DFT。 (1) 離散時間信號的傅立葉變換（ DTFT 的定義） 對任意的 )(nx ，其離散時間的傅立葉變換（ DTFT）為 ?????? njj enxeX ?? )()( ???? ??? ? )2(2 )()( ???? jj enxeX )()(2 ??? jnjnj eXenxe ?? ???? ?? 由式 我們可以看出 )( ?jeX 是 ? 的周期函數，周期為 ?2 。即可得到離散信號)(nTsx ， )()()()( tptxtxn T sx an T sta ?? ? 其中沖激串函數為： ????? ?? n nT sttp )()( ?，它是時域的周期信號，周期為 Ts ，則)(txa 和 )(nTsx 的傅立葉變換如式 和式 所示 dtetxjX tjaa ???????? )()( ?????? njj enT sxeX ?? )()( 由上述兩式可以得到 ??????? ?????? n saTssj jkjXTsjXeX )(1)()( ?? 將連續(xù)信號 )(txa 經抽樣變成 )(nTsx 后， )(nTsx 的頻譜將變成周期的。則在保證抽樣頻率 cs ff 2? ，則可由 )(nTsx 恢復出 )(tx ，即 )(nTsx 保留了 )(tx 的全部信息。圖象處理以及數據傳輸都要求信道具有線性相位特性，有限沖擊響應（ FIR）濾波器具有很好的線性相位特性，因此越來越受到廣泛的重視。 從結構上看， IIR 濾波器必須采用遞歸結構，極點位置必須在單位圓內，否則系統(tǒng)將不穩(wěn)定。 從設計工具看， IIR 濾波器可以借助與模擬濾波器的成果，計算工作量比較小，對計算工具的要求不高。對于圖象信號處理，數據傳輸等以波形攜帶信息的 餓系統(tǒng)，則對線性相位要求高，采用 FIR 濾波器較好。 3 有限沖擊響應（ FIR）濾波器的優(yōu)點： １ .既有嚴格的線性相位又具有任意的幅度 ２ .FIR 濾波器的單位抽樣響應是有限長的，因而濾波器性能穩(wěn)定 ３ .只要經過一定的延時，任何非因果有限長序列都能變成因果的有限長序列，因而能用因果系統(tǒng)來實現(xiàn) 濾波器用于單位沖擊響應是有限長的因而可用快速傅立葉變換 (FFT)算法來實現(xiàn)過濾信號，可大大提高運算效率。穩(wěn)定和線性相位特性是 FIR 濾波器突出的優(yōu)點。 3 線性相位特點及幅度函數的特點 第一類線性相位條件即 h(n)偶對稱時，幅度函數 H(? )和相位函數 )(?? 分別為 H(? )=? ?????1012 ])c os [()(NnNnnh ? )(?? =?1