【正文】 /輸出模塊主要完成芯片上邏輯與外部封裝腳的接口，它通常排列在芯片的四周；可編程互連資源包括各種長(zhǎng)度的連線線段和一些可編程連接開關(guān)，它們將各個(gè) CLB之間或 CLB、 IOB之間以及 IOB之間連接起來(lái)，構(gòu)成特定功能的電路。它允許電路設(shè)計(jì)者 利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。輸出電路可以提供不同的輸出方 式。其結(jié)構(gòu)特點(diǎn)是由與陣列和或陣 列組成，能有效地實(shí)現(xiàn)“積之和”形式的布爾邏輯函數(shù)。 眾所周知， Quartus Ⅱ 是美國(guó) ALTERA公司自行開發(fā)的一種針對(duì)其公司生產(chǎn)的系列 FPGA的設(shè)計(jì)、仿真、編程的工具軟件， Quartus Ⅱ 是 FPGA應(yīng)用軟件中比較典型和常見的一種工具，在我國(guó)應(yīng)用較為普遍。 目前 FIR濾波器的實(shí)現(xiàn)方法有 3種：利用單片通用數(shù)字濾波器集成電路 、 DSP器件和 可編程邏輯器件實(shí)現(xiàn)。該設(shè)計(jì)對(duì) FPGA 硬件資源的利用高效合理，用 VHDL 編程，在 PFGA 中實(shí)現(xiàn)了高采樣率的 FIR 濾波器。因此在許多應(yīng)用領(lǐng)域都顯示了強(qiáng)大的生命力，具有重要應(yīng)用意義。目錄 引 言 ............................................... 3 第一章 FPGA 的設(shè)計(jì)流程 ................................. 4 FPGA 概述 ................................................. 5 FPGA 設(shè)計(jì)流程 .............................................. 7 硬件描述語(yǔ)言 HDL(Hardware Description Language) ............... 8 FPGA 開發(fā)工具 Quartus Ⅱ 軟件設(shè)計(jì)流程 ....................... 10 第二章 有限沖激響應(yīng) (FIR)濾波器的原理及設(shè)計(jì) .................. 12 數(shù)字信號(hào)處理基礎(chǔ)原理 ...................................... 12 FIR 濾波器背影知識(shí) ....................................... 15 FIR 數(shù)字濾波器原理 ........................................ 17 利用窗函數(shù)法設(shè)計(jì) FIR 濾波器 ................................. 21 第三章 FIR 數(shù)字濾波器的 FPGA 實(shí)現(xiàn) ........................ 25 串行 FIR 濾波器原理 ........................................ 26 分布式算法基礎(chǔ) ............................................ 26 直接型 FIR 濾波器的原理結(jié)構(gòu)圖 ............................... 28 具有轉(zhuǎn)置結(jié)構(gòu)的 FIR 濾波器 ................................... 30 第四章 結(jié)論與總結(jié) ..................................... 34 謝 辭 .............................................. 35 參考文獻(xiàn) ............................................ 36 摘要 :本論文課題是《 基于 FPGA 的 FIR 濾波器設(shè)計(jì)與實(shí)現(xiàn) 》 。本文介紹了用 VHDL實(shí)現(xiàn)線性相位 FIR（有限長(zhǎng)單位沖激響應(yīng) ）濾波器。 關(guān)鍵字： FIR 濾波器； FPGA； VHDL； MATLAB； Quartus Ⅱ Abstract: Digital filter is a fundamental device used in pronunciation amp。單片通用數(shù)字濾波器使用方便，但由于字長(zhǎng)和階數(shù)的規(guī)格較少，不能完全滿足實(shí)際需要；使用 DSP器件實(shí)現(xiàn)雖然簡(jiǎn)單，但由于程序順序執(zhí)行，執(zhí)行速度較慢。本設(shè)計(jì)就是用 Quartus Ⅱ 所支持的一種很常用的硬件描述語(yǔ)言（ VHDL）來(lái)編程，并在 Quartus Ⅱ 上編譯與仿真。 簡(jiǎn)單 PLD的基本結(jié)構(gòu)圖如圖 所示。 圖 PLD的基本結(jié)構(gòu) 2 現(xiàn)場(chǎng)可編程門陣列 FPGA是現(xiàn)場(chǎng)可編程門陣列 (Field Programmable Gate Array)的簡(jiǎn)稱， 是20世紀(jì) 80年代中期出現(xiàn)的高密度可編程邏輯器件。使用 FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。 FPGA的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定。它主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成。 輸入 /輸出模塊（ IOB） IOB提供了器件引腳和內(nèi)部邏輯功能陣列之間的連接。 3 FPGA VS. CPLD 可編程邏輯器件的兩種主要類型是 FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列 )和 CPLD(Complex Programmable Logic Device,復(fù)雜可編程邏輯器件 )。 (3)FPGA 的分段式布線結(jié)構(gòu)決定了其延 遲的不可預(yù)測(cè)性，而 CPLD 的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)延是均勻的和可預(yù)測(cè)的。目前，它在低端市場(chǎng)推出了 Spartan2 和 Spartan3 系列產(chǎn)品，在高端市場(chǎng)則推出了Virtex Virtex4 系列產(chǎn)品。用戶無(wú)需了解 FPGA的內(nèi)部構(gòu)造和工作原理，只要在計(jì)算機(jī)上輸入電路原理圖或硬件描述語(yǔ)言， FPGA開發(fā)系統(tǒng)就能自動(dòng)進(jìn)行模擬、驗(yàn)證、分割、布局和布線，最后實(shí)現(xiàn) FPGA的內(nèi)部配置。在利用 VHDL的硬件設(shè)計(jì)方法中，設(shè)計(jì)者將至上自下分成 3個(gè)層次對(duì)系統(tǒng)硬件進(jìn)行設(shè)計(jì)。在行為描述階段，并不真正考 慮其實(shí)際的操作和算法用什么方法來(lái)實(shí)現(xiàn)。如前所述，用行為方式描述的系統(tǒng)結(jié)構(gòu)的程序，其抽象度很高，是很難直接影射到具體邏輯元件結(jié)構(gòu)的硬件實(shí)現(xiàn)的。如果通過(guò)這一步仿真，那么就可以利用綜合工具進(jìn)行綜合了。也就是說(shuō)，邏輯綜合的結(jié)果相當(dāng)于在人工設(shè)計(jì)硬件電路時(shí)，根據(jù)系統(tǒng)要求畫出了系統(tǒng)的邏輯電路原理圖。 由自頂向下的設(shè)計(jì)過(guò)程可知，從總體行為設(shè)計(jì)開始到最終邏輯綜合，形成網(wǎng)表為止，每一步都要進(jìn)行仿真檢查，這樣有利于盡早發(fā)現(xiàn)系統(tǒng)設(shè)計(jì)中存在的問題，從而可以大大縮短系統(tǒng)硬件設(shè)計(jì)周期。從 80 年代后期開始，硬件描述語(yǔ)言逐步向著標(biāo)準(zhǔn)化的方向發(fā)展，最終 VHDL 和 Verilog 適應(yīng)了標(biāo)準(zhǔn)化需求，成為 IEEE 標(biāo)準(zhǔn)。 (2) 使用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)，可以在設(shè)計(jì)階段進(jìn)行功能驗(yàn)證，這樣設(shè)計(jì)者可以不斷地修改和優(yōu)化 RTL 代碼描述，直到滿足設(shè)計(jì)需求。 (3)設(shè)計(jì)用文本的方式表示，簡(jiǎn)單高效，可以對(duì)設(shè)計(jì)添加注釋，易于開發(fā) 、調(diào)試和維護(hù)。它允許設(shè)計(jì)者在其使用范圍內(nèi)選擇工藝和方法。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概 念就是 VHDL 語(yǔ)言系統(tǒng)設(shè)計(jì)的基本點(diǎn)。例：一個(gè)元件最初可以用算法來(lái)定義，在高層次設(shè)計(jì)、檢驗(yàn)時(shí)使用，仿真通過(guò)以后，可以用硬件結(jié)構(gòu)代替算法定義，以實(shí)現(xiàn)實(shí)際電路的設(shè)計(jì)。 7. 設(shè)計(jì)周期短，投資風(fēng)險(xiǎn)小。 Quartus Ⅱ就是 Altera 公司推出的最新一代的可編程邏輯器件開發(fā)系統(tǒng)， Quartus Ⅱ支持對(duì) Altera 公司的 APEX、 FLEX、 Cyclone、 Mercury、Excalibur、 Stratix 和 Stratix GX 等系列器件進(jìn)行開發(fā)和配置。 一 .設(shè)計(jì)輸入 Quartus Ⅱ支持三種設(shè)計(jì)輸入方法：原理圖輸入、 HDL 輸入、網(wǎng)表輸入，用戶可以使用 Quartus Ⅱ自身帶的設(shè)計(jì)輸入工具，如模塊編輯器 (Block Editor)、文本編輯器 (Text Editor)和 Mega Wizard PlugIn Manager,也可以利用 其他的設(shè)計(jì)輸入 /綜合工具來(lái)建立設(shè)計(jì)文件。可選的編譯類型包括二種： 。 三 .延時(shí)分析及仿真 為了讓設(shè)計(jì)的仿真結(jié)果能夠與電路的實(shí)際運(yùn)行結(jié)果相吻合， Quartus Ⅱ還提供了詳細(xì)的延時(shí)分析工具。此外， Quartus Ⅱ還支持Testbench(仿真測(cè)試向量文件 )和 Tcl 仿真腳本文件。數(shù)字信號(hào)處理技術(shù)及設(shè)備具有靈活、精確、抗干擾強(qiáng)、設(shè)備尺寸小、造價(jià)低、速度快等突出優(yōu)點(diǎn)，這些都是模擬信號(hào)處理技術(shù)與設(shè)備所無(wú)法比擬的 2 離散時(shí)間信號(hào)與系統(tǒng) 一個(gè)離散時(shí)間系統(tǒng)可以抽象為一種變換或是一種映射，即把輸入序列 )(nx 變換為輸 出序列： )]([)( nxTny ? ，式中 T代表變換。 且對(duì)一個(gè) LSI系統(tǒng)我們可以用四種不同的方法描述它： ① 頻率響應(yīng)： ?????0 )()( nnjj enheH ?? ② 轉(zhuǎn)移函數(shù)： nn znhzH????? 0 )()( ③ 差分方程： ???? ?????MrNk rnxrbknykany 01 )()()()()( ④ 卷積關(guān)系： )(*)()()()( nhnxknhkxnyk ??? ????? 3 離散時(shí)間信號(hào)的傅立葉變換及 DFT 簡(jiǎn)單介紹一下連續(xù)時(shí)間信號(hào)的傅立葉變換及傅立葉級(jí)數(shù)的基本概念，然后著重討論離散信號(hào)的抽樣定理，最終引導(dǎo)出時(shí)域和頻域都取離散值的離散 傅立葉變換即 DFT。 (1) 離散時(shí)間信號(hào)的傅立葉變換（ DTFT 的定義） 對(duì)任意的 )(nx ，其離散時(shí)間的傅立葉變換（ DTFT）為 ?????? njj enxeX ?? )()( ???? ??? ? )2(2 )()( ???? jj enxeX )()(2 ??? jnjnj eXenxe ?? ???? ?? 由式 我們可以看出 )( ?jeX 是 ? 的周期函數(shù)，周期為 ?2 。即可得到離散信號(hào))(nTsx ， )()()()( tptxtxn T sx an T sta ?? ? 其中沖激串函數(shù)為： ????? ?? n nT sttp )()( ?，它是時(shí)域的周期信號(hào)，周期為 Ts ，則)(txa 和 )(nTsx 的傅立葉變換如式 和式 所示 dtetxjX tjaa ???????? )()( ?????? njj enT sxeX ?? )()( 由上述兩式可以得到 ??????? ?????? n saTssj jkjXTsjXeX )(1)()( ?? 將連續(xù)信號(hào) )(txa 經(jīng)抽樣變成 )(nTsx 后， )(nTsx 的頻譜將變成周期的。則在保證抽樣頻率 cs ff 2? ，則可由 )(nTsx 恢復(fù)出 )(tx ，即 )(nTsx 保留了 )(tx 的全部信息。圖象處理以及數(shù)據(jù)傳輸都要求信道具有線性相位特性，有限沖擊響應(yīng)（ FIR）濾波器具有很好的線性相位特性，因此越來(lái)越受到廣泛的重視。 從結(jié)構(gòu)上看， IIR 濾波器必須采用遞歸結(jié)構(gòu)，極點(diǎn)位置必須在單位圓內(nèi)，否則系統(tǒng)將不穩(wěn)定。 從設(shè)計(jì)工具看， IIR 濾波器可以借助與模擬濾波器的成果，計(jì)算工作量比較小，對(duì)計(jì)算工具的要求不高。對(duì)于圖象信號(hào)處理，數(shù)據(jù)傳輸?shù)纫圆ㄐ螖y帶信息的 餓系統(tǒng)，則對(duì)線性相位要求高，采用 FIR 濾波器較好。 3 有限沖擊響應(yīng)（ FIR）濾波器的優(yōu)點(diǎn)： １ .既有嚴(yán)格的線性相位又具有任意的幅度 ２ .FIR 濾波器的單位抽樣響應(yīng)是有限長(zhǎng)的，因而濾波器性能穩(wěn)定 ３ .只要經(jīng)過(guò)一定的延時(shí)，任何非因果有限長(zhǎng)序列都能變成因果的有限長(zhǎng)序列，因而能用因果系統(tǒng)來(lái)實(shí)現(xiàn) 濾波器用于單位沖擊響應(yīng)是有限長(zhǎng)的因而可用快速傅立葉變換 (FFT)算法來(lái)實(shí)現(xiàn)過(guò)濾信號(hào)，可大大提高運(yùn)算效率。穩(wěn)定和線性相位特性是 FIR 濾波器突出的優(yōu)點(diǎn)。 3 線性相位特點(diǎn)及幅度函數(shù)的特點(diǎn) 第一類線性相位條件即 h(n)偶對(duì)稱時(shí)，幅度函數(shù) H(? )和相位函數(shù) )(?? 分別為 H(? )=? ?????1012 ])c os [()(NnNnnh ? )(?? =?1