【正文】 ultimate test case in the EDA to achieve three basic functions of the life controller features include:show floor where the life current,showed that the request happened floors,floor to respond to the requset,closing delay setting elevator door open display. Key word : life control、 FPGA、 VHDL、 ED 目錄 第 1 章 緒 論 ....................................................................................................................... 1 問題的提出 .................................................................................................................... 1 設(shè)計(jì)目的 ....................................................................................................................... 1 電梯控制的未來 ............................................................................................................. 2 第 2 章 設(shè)計(jì)的 基礎(chǔ)依據(jù) ......................................................................................................... 3 EDA概述 ....................................................................................................................... 3 什么是 EDA ....................................................................................................... 3 EDA的特點(diǎn) ....................................................................................................... 4 EDA的應(yīng)用 ....................................................................................................... 4 FPGA的簡(jiǎn)介及特點(diǎn) ........................................................................................................ 5 VHDL語(yǔ)言及程序概述 ................................................................................................... 6 VHDL語(yǔ)言的發(fā)展 ............................................................................................. 6 VHDL語(yǔ)言的特點(diǎn) ............................................................................................. 7 VHDL語(yǔ)言程序的基本結(jié)構(gòu) ............................................................................... 8 狀態(tài)機(jī)的簡(jiǎn)介 ................................................................................................................. 8 第 3 章 設(shè)計(jì)功能與要求 ........................................................................................................10 電梯簡(jiǎn)要說明 ................................................................................................................10 電梯控制器的任務(wù)和要求 ...............................................................................................10 電梯控制器的設(shè)計(jì)思路 ..................................................................................................10 電梯處于各樓層是的分析 ............................................................................................... 11 電梯 外部端口設(shè)計(jì) ........................................................................................................13 三層電梯的電路總圖 ......................................................................................................14 三層電梯的引腳分配 ......................................................................................................14 第 4 章 仿真結(jié)果與說明 ........................................................................................................15 第 5 章 結(jié)論與展望 ...............................................................................................................20 結(jié)論 ............................................................................................................................20 展望 ............................................................................................................................20 致 謝 ....................................................................................................................................21 參考文獻(xiàn) ................................................................................................................................22 附 錄 ...................................................................................................................................... I 附錄 A 外文資料 ................................................................................................................. I 附錄 B 程序清單 ............................................................................................................ VIII 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 1 第 1 章 緒 論 問題的提出 當(dāng)今世界，部分地區(qū)人口高度密集，人和土地資源短缺的矛盾日趨激化。在一些發(fā)達(dá)國(guó)家和地區(qū)，人均電梯擁有數(shù)量一 般在每萬(wàn)人 30 臺(tái)以上，某些國(guó)家甚至達(dá)到每萬(wàn)人120臺(tái)以上，隨著城鎮(zhèn)化程度的加大，電梯市場(chǎng)會(huì)更加繁榮。而電梯系統(tǒng)里控制這方面技術(shù)參數(shù)的是電梯控制系統(tǒng)。 面對(duì)如此廣袤的電梯市場(chǎng)，所謂 “ 科技就是第一生產(chǎn)力 ” ，處于科技前沿的電子設(shè)計(jì)技術(shù)很自然地就與電梯控制設(shè)計(jì)一拍即合，給設(shè)計(jì)師們以巨大的設(shè)計(jì)空間。在客運(yùn)上，三層電梯雖然涉及樓層不高，應(yīng)用范圍不大，但就特殊而言，可以為一些上下樓層不方便的人們提供相當(dāng)?shù)膸椭?，照顧了這些特殊群體的感情。 （ 2）設(shè)有電梯入口處位置指示裝置及電梯運(yùn)行模式 (上升或下降 )指示裝置。當(dāng)電梯處于下降模式時(shí)則與上升模式相反。在 21 世紀(jì)的今天如何提供用戶滿意產(chǎn)品和服務(wù)已成為關(guān)系到各企業(yè)生死存亡問題。 （ 2）當(dāng)電梯出現(xiàn)故障時(shí)，電梯通過網(wǎng)絡(luò)向客戶服務(wù)中心發(fā)出信號(hào)使維保人員能及時(shí)準(zhǔn)確了解電梯出現(xiàn)故障的原因及相關(guān)信息，客戶的人身安全是否受到威脅，并在第一時(shí)間內(nèi)趕赴事故現(xiàn)場(chǎng)進(jìn)行搶修，同時(shí)通過網(wǎng)絡(luò)對(duì)在電梯內(nèi)乘客安慰，把電梯出現(xiàn)故障的負(fù)面影響降到最低。硬件描述語(yǔ)言是 EDA技術(shù)的重要組成部分， VHDL 是作為電子設(shè)計(jì)主流硬件的描述語(yǔ)言。 EDA是電子設(shè)計(jì)自動(dòng)化（ Electronic Design Automation）的縮寫，在 20世紀(jì) 60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（ CAD）、計(jì)算機(jī)輔助制造（ CAM）、計(jì)算機(jī)輔助測(cè)試（ CAT）和計(jì)算機(jī)輔助工程（ CAE）的概念發(fā)展而來的。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 4 現(xiàn)在對(duì) EDA 的概念或范疇用得很寬。 EDA 的特點(diǎn) (1) 高層綜合和優(yōu)化 為了能更好地支持自頂向下的設(shè)計(jì)方法，現(xiàn)代的 EDA 工具能夠在系統(tǒng)進(jìn)行綜合和優(yōu)化，這樣就縮短了設(shè)計(jì)的周期，提高了設(shè)計(jì)效率。目前最常用的硬件描述語(yǔ)言有 VHDL 和 Verilog HDL,它們都已經(jīng)成為 IEEE 標(biāo)準(zhǔn)。 EDA(ElectronincDesign Automation,電子設(shè)計(jì)自動(dòng)化 )技術(shù)是現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)，它提供了基于計(jì)算機(jī)和信息技術(shù)的電路系統(tǒng)設(shè)計(jì)方法。 石家莊鐵道大學(xué)四方學(xué)院畢業(yè)設(shè)計(jì) 5 FPGA 的簡(jiǎn)介及特點(diǎn) 背景 目前以硬件描述語(yǔ)言（ Verilog 或 VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。一個(gè)出廠后的成品 FPGA 的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所以 FPGA 可以完成所需要的邏輯功能。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的 FPGA 上完成的，然后將設(shè)計(jì)轉(zhuǎn) 移到一個(gè)類似于 ASIC 的芯片上。 CPLD 邏輯門的密度在幾千到幾萬(wàn)個(gè)邏輯單元之間，而 FPGA 通常是在幾萬(wàn)到幾百萬(wàn)。這樣的結(jié)果是缺乏編輯靈活性，但是卻有可以預(yù)計(jì)的 延遲時(shí)間和邏輯單元對(duì)連接單元高比率的優(yōu)點(diǎn)。允許他們的設(shè)計(jì)隨著系統(tǒng)升級(jí)或者動(dòng)態(tài)重新配置而改變。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 因此， FPGA 的使用非常靈活。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描