eda頻率計(jì)課程設(shè)計(jì)報(bào)告-wenkub
2023-05-19 18:55:18 本頁(yè)面
【正文】 以 EDA 工具作為開發(fā)手段，運(yùn)用 VHDL 等硬件描述語(yǔ)言語(yǔ)言，將使整個(gè)系統(tǒng)大大簡(jiǎn)化，提高了系統(tǒng)的整體性能和可靠性。 4) 按要求寫好設(shè)計(jì)報(bào)告。 3) 再取晶體振蕩器的另一標(biāo)準(zhǔn)頻率信號(hào)，經(jīng)分頻后產(chǎn)生各種時(shí)基脈沖： 1ms，10ms， ， 1s等，時(shí)基信號(hào)的選擇可以控制，即量程可以改變。 3 二、課程設(shè)計(jì)報(bào)告內(nèi)容 頻率 計(jì)設(shè)計(jì)原理 在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此，頻率的測(cè)量就顯得更為重要。 本設(shè)計(jì)中使用的就是直接測(cè)頻法，即用計(jì)數(shù)器在計(jì)算 1S 內(nèi)輸入信號(hào)周期的個(gè)數(shù) ，其測(cè)頻范圍為 1Hz~999999Hz。在停止計(jì)數(shù)期間，首先需要一個(gè)鎖 存信號(hào) LOAD 的上跳沿將計(jì)數(shù)器在前 1 秒種的計(jì)數(shù)值鎖存進(jìn) 32位鎖存器 REG32B 中，并由外部的 7 段譯碼器譯出，并穩(wěn)定顯示。 寄存器 REG32B 設(shè)計(jì)要求是：若已有 32 位 BCD 碼存在于此模塊的輸入口，在信號(hào) LOAD 的上升沿后即被鎖存到寄存器 REG32B 的內(nèi)部，并由 REG32B 的輸出端輸出，然后由 7 段譯碼器譯者成能 在數(shù)碼管上顯示輸出的相應(yīng)數(shù)值。 頻率計(jì)電路的頂層結(jié)構(gòu)及仿真圖 本設(shè)計(jì)有三個(gè)模塊組成，測(cè)頻控制信號(hào)發(fā)生器 TESTCTL 六個(gè)有時(shí)鐘使能功能的十進(jìn)制計(jì)數(shù)器 CNT10 和六個(gè) 4 位鎖存器 REG4B，如圖所示： 頻率計(jì)電路圖 、測(cè)頻控制信號(hào)發(fā)生器 TESTCTL TESTCTL 的計(jì)數(shù)器使能信號(hào) TESTCTL 能產(chǎn)生一個(gè) 1 秒脈寬的周期信號(hào)，并對(duì)頻率計(jì)的每一個(gè)計(jì)數(shù)器 CNT10 的 ENA 使能端進(jìn)行控制。鎖存信號(hào)之后，必須有一個(gè)清零信號(hào) CLRCNT 對(duì)計(jì)數(shù)器進(jìn)行清零，為下一秒鐘的計(jì)數(shù)操作做準(zhǔn)備。經(jīng)過查資料、選方案、設(shè)計(jì)電路、撰寫設(shè)計(jì)報(bào)告、使我得到一次全面的工程實(shí)踐訓(xùn)練。在許多的參考書上做這一個(gè)設(shè)計(jì)時(shí)都附加了一個(gè)動(dòng)態(tài)掃描的模塊，而本人認(rèn)為多加一個(gè)模塊只是起 了一個(gè)畫蛇添足的作用并無(wú)實(shí)際的作用，所以我選擇了用六個(gè)鎖存器讓其靜態(tài)顯示，無(wú)論是在感官上或者說(shuō)是在實(shí)用的基礎(chǔ)上都比他們清晰明了，通俗易懂。 use 。 c10:out std_logic)。 then q=000
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1