數(shù)字電子技術(shù)第四章組合邏輯電路(1)(已修改)
2025-01-08 17:44 本頁(yè)面
【正文】 第四章第四章 組合邏輯電路組合邏輯電路１、數(shù)字電路種類(lèi)： 邏輯電路根據(jù)輸出信號(hào)對(duì)輸入信號(hào)響應(yīng)的不同分為兩類(lèi)：一類(lèi)是組合邏輯電路，簡(jiǎn)稱組合電路 。 另一類(lèi)是時(shí)序邏輯電路，簡(jiǎn)稱時(shí)序電路。組合邏輯電路定義：某一時(shí)刻電路的輸出狀態(tài)僅由該時(shí)刻電路的輸入信號(hào)決定 , 而與該電路在此輸入信號(hào)之前所具有的狀態(tài)無(wú)關(guān)。 從電路結(jié)構(gòu)上來(lái)看，組合邏輯電路的輸出端和輸入端之間沒(méi)有反饋回路。 組合電路有兩類(lèi)問(wèn)題：1. 給定電路，分析其功能。2. 根據(jù)要求，設(shè)計(jì)電路。組合電路的一般電路結(jié)構(gòu)如右圖所示?？捎萌缦卤磉_(dá)式表示：電路結(jié)構(gòu)框圖1）電路由 邏輯門(mén) 構(gòu)成， 不含記憶元件．2）輸出 無(wú)反饋 到輸入的回路（ 不含反饋元件）所以 輸出與電路 原來(lái)狀態(tài)無(wú)關(guān)特點(diǎn)：某一時(shí)刻電路的輸出狀態(tài) 不僅取決于 該時(shí)刻電路的輸入信號(hào) , 還與 該電路在此輸入信號(hào)之前所具有的狀態(tài) 有關(guān) 。時(shí)序電路（以后祥細(xì)討論）由已知的邏輯圖，寫(xiě)出相應(yīng)的邏輯函數(shù)式；對(duì)函數(shù)式進(jìn)行化簡(jiǎn)；根據(jù)化簡(jiǎn)后的函數(shù)式列真值表；找出其邏輯功能；評(píng)價(jià)與改進(jìn)。（ 評(píng)價(jià)給定的邏輯電路是否經(jīng)濟(jì)、合理。 ）給定組合邏輯電路輸出函數(shù)表達(dá)式列出真值表 功能描述評(píng)價(jià)與改進(jìn)簡(jiǎn)化函數(shù)表達(dá)式設(shè)計(jì)步驟用框圖表示如下：一、分析步驟：一、分析步驟：二、分析實(shí)例：二、分析實(shí)例：分析下圖 411的邏輯功能。 A B Ci 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1真值表【例 】 CO 0 0 0 1 0 1 1 10011110001101001S01101001000101000000001100010111邏輯功能：一位二進(jìn)制加法器。A為被加數(shù)， B為加數(shù)，Ci為低位的進(jìn)位數(shù)。S為本位之和， CO是本位向高位的進(jìn)位數(shù)。全加器111AB Ci+11SCOCiCOAi Bi Ci Ci+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01 01 1三個(gè)輸入變量 Ai、 Bi、 Ci， 實(shí)現(xiàn)了 Ai、 Bi、 Ci三個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算功能，這種電路稱為 一位全加器 。其中， Ai、 Bi分別為兩個(gè)一位二進(jìn)制數(shù)相加的被加數(shù)、加數(shù)， Ci為低位向本位的進(jìn)位， Si為本位和， Ci+1是本位向高位的進(jìn)位。一位全加器的符號(hào)如圖所示。 Ai Bi Ci+1 Si0 00 11 01 10 00 10 11 0【例 】分析下圖的邏輯功能。 不考慮低位來(lái)的進(jìn)位，即 Ci=0，則這樣的電路稱為半加器半加器的符號(hào)邏輯電路表達(dá)式真值表邏輯功能考慮問(wèn)題：如何用半加器構(gòu)成全加器？例 分析圖所示電路的邏輯功能。輸出表達(dá)式： B3B2B1B0 F3 F2 F1 F0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1