最新自動飲料售賣機電路設(shè)計(已修改)
2025-07-12 04:13 本頁面
【正文】 摘 要本設(shè)計采用EDA技術(shù)，利用FPGA芯片來設(shè)計一個自動售貨機，機器設(shè)有2個投幣孔，可以接受一元和五角的硬幣，可用2個按鍵來代替。還設(shè)有2個輸出，要求有找零和提示信號，分別輸出飲料和找零，設(shè)計按照EDA課程設(shè)計的流程，源代碼的編寫，前仿真，綜合，然后布局布線，后仿真，前、后仿真驗證成功后，下載到FPGA實驗箱上進行驗證，與傳統(tǒng)的設(shè)計方式相比，本設(shè)計由于采用了FPGA芯片來實現(xiàn)，它將大量的電路功能集成到一個芯片中，并且可以由用戶自行設(shè)計邏輯功能，提高了系統(tǒng)的集成度和可靠性?！娟P(guān)鍵詞】EDA技術(shù)、FPGA芯片、源代碼的編寫、仿真Abstract: Based on the EDA technology, Using the FPGA chip design a vending machine, the machine has two slot, can accept a bottle and the coin, yuan, can drink two buttons instead. Also has two output, for a change and output signal hint, respectively, in accordance with the change drinks and design of process, curriculum design, EDA simulation code written before, the prehensive and layout, after wiring, simulation, a simulation test before and after the success, download to verify the FPGA experiment box, and the traditional design methods, this design pared with FPGA chips to realize the circuit, it will be a function integration to a chip, and can be designed by the user, improve the system logic function of integration and reliability.【Keywords】 Electronic Design Automatic Technology , Flied Programmable, Gate Array, Source code, Simulation前 言隨著電子技術(shù)和計算機技術(shù)的飛速發(fā)展，電子線路的設(shè)計工作也日益顯得重要。經(jīng)過人工設(shè)計、制作實驗板、調(diào)試在修改的多次循環(huán)才定型的傳統(tǒng)產(chǎn)品設(shè)計方法必然被計算機輔助設(shè)計所取代，因為這種費時費力又費資源的設(shè)計調(diào)試方法既增加了產(chǎn)品開發(fā)的成本，又受到實驗工作場地及儀器設(shè)備的限制。為了克服上述困難，加拿大Interactive Image Technologies公司推出的基于Windows 95／98／NT操作系統(tǒng)的EDA軟件。他可以將不同類型的電路組合成混合電路進行仿真。此外，從另一角度來看，隨著計算機技術(shù)和集成電路技術(shù)的發(fā)展，現(xiàn)代電子與電工設(shè)計，已經(jīng)步入了電子設(shè)計自動化（EDA）的時代，采用虛擬仿真的手段對電子產(chǎn)品進行前期工作的調(diào)試，已成為一種發(fā)展的必然趨勢。通過對實際電子線路的仿真分析，從而提高對電路的分析、設(shè)計和創(chuàng)新能力。數(shù)字集成電路本身在不斷地進行更新?lián)Q代。它由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC，幾萬門以上)以及許多具有特定功能的專用集成電路。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔(dān)。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC)芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場可編程邏輯器件(FPLD)，其中應(yīng)用最廣泛的當(dāng)屬現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。FPGA(現(xiàn)場可編程門陣列)與 CPLD(復(fù)雜可編程邏輯器件)都是可編程邏輯器件，它們是在PAL,GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來的。同以往的PAL,GAL等相比較，F(xiàn)PGA／CPLD的規(guī)模比較大，它可以替代幾十甚至幾千塊通用IC芯片。這樣的FPGA／CPLD實際上就是一個子系統(tǒng)部件。本設(shè)計采用EDA技術(shù)，利用FPGA芯片來設(shè)計一個自動售貨機，機器設(shè)有2個投幣孔，可以接受一元和五角的硬幣，可用2個按鍵來代替。還設(shè)有2個輸出，要求有找零和提示信號，分別輸出飲料和找零，設(shè)計按照EDA課程設(shè)計的流程，源代碼的編寫，仿真,布局布線，驗證成功后，下載到FPGA實驗箱上進行驗證，與傳統(tǒng)的設(shè)計方式相比，它將大量的電路功能集成到一個芯片中，并且可以由用戶自行設(shè)計邏輯功能，提高了系統(tǒng)的集成度和可靠性。目 錄EDA技術(shù)發(fā)展及介紹 1 1 EDA技術(shù)的發(fā)展 1 EDA技術(shù)的發(fā)展趨勢 2總體方案設(shè)計 3 3 3 4單元模塊設(shè)計與實現(xiàn) 5 5 復(fù)位電路 5系統(tǒng)設(shè)計詳細說明 6 Verilog程序源代碼 7 8 8 定時器原理圖 10 RLT級原理圖 11 仿真后分析 11FPGA器件介紹 13總結(jié) 14 14 14 15 致謝 15參考文獻 16西華大學(xué)課程設(shè)計說明書 EDA技術(shù)發(fā)展及介紹EDA是電子設(shè)計自動化（Electronic Design Automation）縮寫，是90年代初從CAD（計算機輔助設(shè)計）、CAM（計算機輔助制造）、CAT（計算機輔助測試）和CAE（計算機輔助工程）的概念發(fā)展而來的。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟件系統(tǒng)，根據(jù)硬件描述語言HD
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1