最新自動(dòng)飲料售賣機(jī)電路設(shè)計(jì)-wenkub
2023-07-15 04:13:13 本頁(yè)面
【正文】 VLSIC，幾萬(wàn)門以上)以及許多具有特定功能的專用集成電路。他可以將不同類型的電路組合成混合電路進(jìn)行仿真。還設(shè)有2個(gè)輸出，要求有找零和提示信號(hào)，分別輸出飲料和找零，設(shè)計(jì)按照EDA課程設(shè)計(jì)的流程，源代碼的編寫(xiě)，前仿真，綜合，然后布局布線，后仿真，前、后仿真驗(yàn)證成功后，下載到FPGA實(shí)驗(yàn)箱上進(jìn)行驗(yàn)證，與傳統(tǒng)的設(shè)計(jì)方式相比，本設(shè)計(jì)由于采用了FPGA芯片來(lái)實(shí)現(xiàn)，它將大量的電路功能集成到一個(gè)芯片中，并且可以由用戶自行設(shè)計(jì)邏輯功能，提高了系統(tǒng)的集成度和可靠性?！娟P(guān)鍵詞】EDA技術(shù)、FPGA芯片、源代碼的編寫(xiě)、仿真Abstract: Based on the EDA technology, Using the FPGA chip design a vending machine, the machine has two slot, can accept a bottle and the coin, yuan, can drink two buttons instead. Also has two output, for a change and output signal hint, respectively, in accordance with the change drinks and design of process, curriculum design, EDA simulation code written before, the prehensive and layout, after wiring, simulation, a simulation test before and after the success, download to verify the FPGA experiment box, and the traditional design methods, this design pared with FPGA chips to realize the circuit, it will be a function integration to a chip, and can be designed by the user, improve the system logic function of integration and reliability.【Keywords】 Electronic Design Automatic Technology , Flied Programmable, Gate Array, Source code, Simulation前 言隨著電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，電子線路的設(shè)計(jì)工作也日益顯得重要。此外，從另一角度來(lái)看，隨著計(jì)算機(jī)技術(shù)和集成電路技術(shù)的發(fā)展，現(xiàn)代電子與電工設(shè)計(jì)，已經(jīng)步入了電子設(shè)計(jì)自動(dòng)化（EDA）的時(shí)代，采用虛擬仿真的手段對(duì)電子產(chǎn)品進(jìn)行前期工作的調(diào)試，已成為一種發(fā)展的必然趨勢(shì)。但是，隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。這樣的FPGA／CPLD實(shí)際上就是一個(gè)子系統(tǒng)部件。EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)，根據(jù)硬件描述語(yǔ)言HDL（ Hardware Description language）完成的設(shè)計(jì)文件， 是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。HDL語(yǔ)言使用與設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，它能描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式。（1）七十年代為CAD階段，人們開(kāi)始用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯、PCB布局布線，取代了手工操作，產(chǎn)生了計(jì)算機(jī)輔助設(shè)計(jì)的概念。在整個(gè)設(shè)計(jì)過(guò)程中，自動(dòng)化和智能化程度還不高，各種EDA軟件界面千差萬(wàn)別，學(xué)習(xí)使用困難，并且互不兼容，直接影響到設(shè)計(jì)環(huán)節(jié)間的銜接。例如，如何在工藝上防止模擬電路與數(shù)字電路之間的干擾；現(xiàn)有的大部份EDA工具最多只能處理百萬(wàn)門級(jí)設(shè)計(jì)規(guī)模，隨著IC設(shè)計(jì)向千萬(wàn)門級(jí)以上規(guī)模發(fā)展，現(xiàn)有EDA工具和方法必須進(jìn)行升級(jí)。為了與臺(tái)灣和美國(guó)的設(shè)計(jì)工程師形成更有力的競(jìng)爭(zhēng)，中國(guó)的設(shè)計(jì)隊(duì)伍有必要引進(jìn)和學(xué)習(xí)一些最新的EDA技術(shù)。開(kāi)展“數(shù)控化”工程和“數(shù)字化”工程。 中國(guó)自1995年以來(lái)加速開(kāi)發(fā)半導(dǎo)體產(chǎn)業(yè)，先后建立了幾所設(shè)計(jì)中心，推動(dòng)系列設(shè)計(jì)活動(dòng)以應(yīng)對(duì)亞太地區(qū)其它EDA市場(chǎng)的競(jìng)爭(zhēng)。由此引發(fā)的“芯片就等于整機(jī)”的現(xiàn)象，將對(duì)整個(gè)電子產(chǎn)業(yè)形成重大的沖擊。機(jī)器設(shè)計(jì)有2個(gè)投幣孔，可用2個(gè)按鍵來(lái)代替。這種方案技術(shù)成熟，應(yīng)用得較為廣泛，在傳統(tǒng)的飲料售賣機(jī)設(shè)計(jì)各部分電路實(shí)現(xiàn)起來(lái)都很復(fù)雜，結(jié)構(gòu)比較不容易掌握。程序設(shè)計(jì)思想為：對(duì)輸入信號(hào)采用時(shí)鐘、復(fù)位、一元信號(hào)和五角信號(hào)組合，再通過(guò)組合邏輯電路輸出(輸出half /sell dollar和collect)，結(jié)果狀態(tài)。此外其先進(jìn)的開(kāi)發(fā)工具使整個(gè)系統(tǒng)的設(shè)計(jì)調(diào)試周期大大縮短，一般來(lái)講，同樣的邏輯，基于FPGA要比基于單片機(jī)要快很多，因?yàn)樗鼈児ぷ鞯脑硎峭耆煌摹o(wú)論用戶使用哪種類型的FPGA芯片,總要涉及到復(fù)位電路的設(shè)計(jì)。一般采用的辦法是在RST端和正電源VCC之間接一個(gè)按鈕。圖32 復(fù)位電路圖系統(tǒng)設(shè)計(jì)詳細(xì)說(shuō)明 本設(shè)計(jì)由現(xiàn)場(chǎng)可編程門矩陣（FPGA）作為控制芯片，通過(guò)Verilog HDL硬件描述語(yǔ)言設(shè)計(jì)，設(shè)計(jì)思想如下：設(shè)每個(gè)時(shí)鐘周期為100ns，開(kāi)始運(yùn)行100ns系統(tǒng)復(fù)位，到550ns時(shí)，輸入5個(gè)half yuan(wu jiao)信號(hào)，get和sell_out信號(hào)出現(xiàn)告電平，持續(xù)100ns，表示賣出和取飲料信號(hào)。parameter idle=0, half=1, one=2,two=3,three=4。reg[2:0] s。 s=idle。 if(wu_jiao) s=half。 endone: beginif(wu_jiao) s=two。get=1。 s=idle。 s=idle。 s=idle。當(dāng)投入五個(gè)五角的硬幣時(shí)，送出一瓶飲料，如圖41
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1