【正文】 摘　　要與傳統(tǒng)的金屬互連材料 Al 相比，Cu 具有更低的電阻率，更好的抗電遷徙性能和更高的熱傳導(dǎo)系數(shù)。采用 Cu 作為互連線材料可大大提高電路的運(yùn)算速度與可靠性，銅已經(jīng)取代了鋁成為新一代的互連材料。但 Cu 在 Si 和Si 的氧化物中擴(kuò)散相當(dāng)快，且 Cu 一旦進(jìn)入其中即形成深能級(jí)雜質(zhì)，對(duì)器件中的載流子具有很強(qiáng)的陷阱效應(yīng)，使器件性能退化甚至失效。而要解決 Cu擴(kuò)散問題的同時(shí)增強(qiáng) Cu 與介質(zhì)的附著力，就必須在 Cu 與 Si 或 SiO2 之間增加一個(gè)擴(kuò)散阻擋層。TaSiN 是很好的擴(kuò)散阻擋層材料，然而 TaSiN 的電阻率大于 不能很好地滿足未來電路高速運(yùn)行的特點(diǎn)。本文設(shè)計(jì)了一種新型的 TaSiN/Zr 阻擋層旨在降低阻擋層與 Cu 膜和 Si間的接觸電阻，提高電路的運(yùn)行速度。首先通過射頻磁控濺射法在 Si 基片上沉積 TaSiN/Zr 薄膜，然后在阻擋層上沉積 Cu 膜。為了研究 Cu/TaSiN/Zr/Si 體系的熱穩(wěn)定性，本文將在高純 N2 環(huán)境下對(duì)試樣退火 1 小時(shí)，退火溫度從 600℃到 800℃。最后使用 XRD、AES、SEM、XPS 以及 FPP 等方法對(duì)試樣進(jìn)行熱穩(wěn)定性評(píng)價(jià)。實(shí)驗(yàn)結(jié)果表明 TaSiN/Zr 薄膜在 750℃時(shí)仍能有效的阻擋 Cu 的擴(kuò)散。通過 750℃退火處理后，體系中生成的 ZrSi2 明顯降低阻擋層與 Si 基片之間的電阻。關(guān)鍵詞:TaSiN/Zr；擴(kuò)散阻擋層； Cu 互連；射頻磁控濺射AbstractTo reduce the interconnection delay, Cu metallization is taking the plaee of traditional Al intereonnection due to its lower resistivity and superior resistanec to electromigration. However, adhesion of Cu to Si substrate is poor. In addition, Cu atoms are quite mobile and can diffuse into Si easily, which leads to formation of CuSi Compounds. Cu atoms act as deep level impurities, affecting the reliability of , it is necessary to add diffusion batrier between Si and Cu. This paper will introduce a barrier layer of TaSiN/ Zr which may reduce the contact resistance between Cu and Si.The TaSiN/Zr bilayer film was grown on ntype (100) silicon wafer by RF magron sputtering, followed by insitu deposition of Cu. The Cu/TaSiN/Zr/Si samples were subsequently annealed at different temperatures ranging from 600 to 750℃ in N2 gas for 1h. In order to investigate the thermal stability of the barrier structure, Xray diffraction (XRD), Auger electron spectroscopy (AES), scanning electron microscopy (SEM) and 4point probe technique (FPP) were performed respectively.The results revealed that TaSiN/Zr film can serve as effective diffusion barriers up to 750℃. After annealing at 750℃, the production of ZrSi2 layer can effectively decrease contact resistance between barrier and Si.Keywords: TaSiN/Zr。 Diffusion barrier。 Cu interconnection。 RF magron sputtering目　　錄第 1 章　緒論 ???????????????????????????????????????????????????????????????????????????????????????1　集成電路金屬互連材料的發(fā)展 ?????????????????????????????????????????????????????????????1　Cu 互連材料的優(yōu)勢(shì)與存在的問題 ????????????????????????????????????????????3　Cu 互連的應(yīng)用和發(fā)展?fàn)顩r ????????????????????????????????????????????????????????5　擴(kuò)散阻擋膜 ?????????????????????????????????????????????????????????????????????????????????????????????6　擴(kuò)散阻擋膜的定義及性能要求 ??????????????????????????????????????????????????6　阻擋層材料的分類 ??????????????????????????????????????????????????????????????????????8　阻擋層材料的發(fā)展 ????????????????????????????????????????????????????????????????????10　常用的阻擋層制備工藝 ???????????????????????????????????????????????????????????????????????13　物理氣相沉積 ????????????????????????????????????????????????????????????????????????????13　磁控濺射 ????????????????????????????????????????????????????????????????????????????????????14　選題背景及主要研究內(nèi)容 ???????????????????????????????????????????????????????????????????15第 2 章　阻擋膜的制備及表征方法 ?????????????????????????????????????????????????17　實(shí)驗(yàn)材料及儀器 ???????????????????????????????????????????????????????????????????????????????????17　實(shí)驗(yàn)材料 ????????????????????????????????????????????????????????????????????????????????????17　磁控濺射設(shè)備 ????????????????????????????????????????????????????????????????????????????17　實(shí)驗(yàn)設(shè)備使用方法 ????????????????????????????????????????????????????????????????????18　TASIN/ZR 基阻擋膜的制備過程 ???????????????????????????????????????????????????????19　基片預(yù)處理 ????????????????????????????????????????????????????????????????????????????????19　Cu/barrier/Si 體系的制備工藝 ??????????????????????????????????????????????????20　真空退火處理 ????????????????????????????????????????????????????????????????????????????21　薄膜的表征 ???????????????????????????????????????????????????????????????????????????????????????????21　薄膜的結(jié)構(gòu)分析 ????????????????????????????????????????????????????????????????????????21　薄膜的表面分析 ????????????????????????????????????????????????????????????????????????23　薄膜的電學(xué)性能分析 ????????????????????????????????????????????????????????????????28　薄膜厚度的測(cè)定 ????????????????????????????????????????????????????????????????????????29　擴(kuò)散阻擋層失效特征 ????????????????????????????????????????????????????????????????30　本章小結(jié) ???????????????????????????????????????????????????????????????????????????????????????????????31第 3 章　實(shí)驗(yàn)結(jié)果與分析 ?????????????????????????????????????????????????????????????????32　TaSiN/Zr 的表面形態(tài)及組成 ????????????????????????????????????????????????????????????32　TaSiN/Zr 的表面形態(tài) ?????????????????????????????????????????????????????????????32　XPS 化學(xué)態(tài)分析 ???????????????????????????????????????????????????????????????????????33　TaSiN/Zr 阻擋層的擴(kuò)散阻擋性能 ????????????????????????????????????????????????????35　退火前后 Cu/TaSiN/Zr/Si 系統(tǒng)的電阻特性 ?????????????????????????35　退火前后 Cu/TaSiN/Zr/Si 樣品結(jié)構(gòu)的變化 ?????????????????????????36　退火前后 Cu/TaSiN/Zr/Si 樣品表面形貌 ????????????????????????????????????????37　退火前后 Cu/TaSiN/Zr/Si 樣品形貌分析 ?????????????????????????????37　退火前后 Cu/TaSiN/Zr/Si 樣品 AES 分析 ????????????????????????????39 本章小結(jié) ??????????????????????????????????????????????????????????????????????????????????????????????????40結(jié)論 ?????????????????????????????????????????????????????????????????????????????????????????????????????42參考文獻(xiàn) ?????????????????????????????????????????????????????????????????????????????????????????????45致謝 ?????????????????????????????????????????????????????????????????????????????????????????????????????49第 1 章　緒論　集成電路金屬互連材料的發(fā)展集成電路進(jìn)入VLSI之時(shí)，鋁及其合金由于具有低的電阻率、易沉積、易刻蝕、工藝成熟等優(yōu)點(diǎn)，可以基本滿足集成電路的要求而仍被廣泛用為互連材料。但是隨著集成電路進(jìn)入U(xiǎn)LSI和GSI時(shí)代，器件特征尺寸步入亞微米領(lǐng)域，集成度進(jìn)一步提高，要求金屬互連線在不斷減小線寬的同時(shí)增加布線的層數(shù)，一種新型的多層布線方式得到更廣泛的關(guān)注，線的剖面結(jié)構(gòu)示意圖 [1]?！∪龑咏Y(jié)構(gòu)的端面示意圖但是線寬的減小和層數(shù)的增加不可避免地使線路電阻增加，導(dǎo)致互連時(shí)間延遲，增加電流密度，從而可導(dǎo)致電遷移(EM)和應(yīng)力遷移(SM)，降低電路的可靠性。特別是隨著集成電路特征線寬的不斷縮小，電路的門延遲雖趨于減小，但互