【正文】 基于CPLD的出租車計價器設(shè)計——軟件設(shè)計學(xué)生：XX 指導(dǎo)教師：XX內(nèi)容摘要：隨著電子行業(yè)的迅猛發(fā)展，計價器在各個領(lǐng)域中的使用越來越頻繁，用戶對計價器的要求也越來越高。以出租車多功能計價器為例，用戶不僅要求計價器性能穩(wěn)定，計費準(zhǔn)確；不同國家和地區(qū)的收費方式存在差異，即使在同一地區(qū)，不同車型的出租車其收費方式也有差別，而且出租車還面臨幾年一次的調(diào)價或調(diào)整收費方式等問題。傳統(tǒng)的基于單片機設(shè)計的出租車多功能計價器已遠遠跟不上這種變化，功能升級很繁瑣，需要硬件重組和軟件更新同步進行，成本高，并且每次升級都可能產(chǎn)生新的不穩(wěn)定因素；而本設(shè)計是基于復(fù)雜可編程邏輯器件 (CPLD)的出租車自動計價系統(tǒng)，采用超高速集成電路硬件描述語言VHDL和邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計方法，在硬件電路不加改變的前提下, 功能升級十分方便,從使用情況看, 該設(shè)計穩(wěn)定性好、可靠性高, 市場前景良好，而且開發(fā)成本低，周期短，極大的滿足了用戶的變化要求。關(guān)鍵詞：CPLD 超高速集成電路硬件描述語言 仿真Based on the design of the meter taxi CPLDsoftware designAbstract： Along with the fast fierce development of the electronics profession, charge the machine in each realm of usage is more and more multifarious, the request of customer to the charge machine is also more and more high. To take multifunction charge machine of the rent car as an example, the customer not only request to charge the machine function stability, charge accurate。 the forrent car of different from the charges method existence difference of the region, even in same region, car in different nation type it charges the way but also have the difference, and rent the car to still faces a time fee hikes of several years or adjust to charge the way etc. problem. Traditional according to a machine design of multifunction charge machine of forrent car has already canned not keep up with this kind of variety far and far, the function upgrade is very tedious, needing the hardware reorganization to carry on with the software renewal synchronously, the cost is high, and upgrade each time may produce the lately unsteady factor。 but according to programmable logic array( CPLD) of the spot of multifunction charge machine of forrent car, the adoption hardware description language the VHDL and logic is prehensive for basal from the crest get down of the electric circuit design method, Does not change in the hardware electric circuit under the premise, the function upgrade extremely conveniently, looking from the service condition, this design stability good, the reliability is high, the market prospect is good, moreover the development cost is low, the cycle is short, enormous has satisfied the change request of customer.Keywords：CPLD super speed integrated descriptive language SimulationII目 錄前言 11 設(shè)計要求 32 相關(guān)技術(shù)介紹 3 CPLD簡介 3 CPLD的基本結(jié)構(gòu) 3 CPLD的特點 4 VHDL語言簡介 5 VHDL語言的優(yōu)點 5 使用VHDL語言的可行性 5 Xilinx Foundation 63 出租車自動計價系統(tǒng)的設(shè)計 6 系統(tǒng)基本設(shè)計思想及實現(xiàn)的功能及要求 6 系統(tǒng)基本設(shè)計思想 6 系統(tǒng)實現(xiàn)的功能及要求 6 系統(tǒng)軟件設(shè)計 8 電子鐘程序設(shè)計 8 計價部分程序設(shè)計 10 程序仿真圖 164 結(jié)束語 19附錄 21參考文獻 2930基于CPLD的出租車計價器設(shè)計—軟件設(shè)計前言當(dāng)今社會是數(shù)字集成電路廣泛應(yīng)用的社會。數(shù)字集成電路由早期的電子管、晶體管、小中規(guī)模集成電路、發(fā)展到超大規(guī)模集成電路(VLSIC,幾萬門以上)以及許多具有特定功能的專用集成電路ASIC（Application Specific Integrated Circuit）。在現(xiàn)代復(fù)雜的數(shù)字邏輯系統(tǒng)中，專用集成電路的應(yīng)用越來越廣泛，曾經(jīng)廣泛使用的由基本邏輯門和觸發(fā)器構(gòu)成的中小規(guī)模集成電路所占的比例越來越少。專用集成電路ASIC是面向用戶定義用途或特定功能的大規(guī)模，超大規(guī)模集成電路。專用集成電路的英文是Application Specific Integrated Circuit, SIC是其英文縮寫。ASIC有數(shù)字的、模擬的、數(shù)字和模擬混合的。按制造方式區(qū)分，有全定制ASIC、有半定制ASIC、可編程ASIC三種。其中可編程ASIC可做到用戶在現(xiàn)場對其編程來實現(xiàn)各種特定的邏輯功能。正是可編程ASIC獨特的器件性能和應(yīng)用方式使擁護可“自制”大規(guī)模數(shù)字集成電路的理想成為現(xiàn)實?，F(xiàn)在，使用可編程ASIC和相應(yīng)的EDA開發(fā)系統(tǒng)，用戶可以借助計算機實現(xiàn)各種實際的數(shù)字電路或電子系統(tǒng)的設(shè)計、功能模擬、時間模擬以及系統(tǒng)調(diào)試。因此，可編程ASIC的問世及廣泛應(yīng)用促進了電子系統(tǒng)設(shè)計方法的重大變革這一說法毫不過分。從20世紀(jì)70年代Intel公司第一個推出4004MPU起到80年代初，是MPU技術(shù)飛速發(fā)展的時期。MPU技術(shù)的快速滲透刺激了MPU外圍LSI器件的發(fā)展。當(dāng)時由MPU、MPU的外圍LSI器件，通用IC這三大積木塊搭起來可以標(biāo)準(zhǔn)地實現(xiàn)一個復(fù)雜的電子系統(tǒng)。到了20世紀(jì)80年代中期MPU由8位、16位發(fā)展到32位，速度和集成度越來越高，再加上電子產(chǎn)品的少少批量多品種化趨勢，高速低功耗及小型化的要求，原來的電子系統(tǒng)中MPU的外圍LSI和通用IC適應(yīng)不了這一技術(shù)上的變化。20世紀(jì)80年代中期以來可編程ASIC以其現(xiàn)場可編程，高速，高集成度的優(yōu)勢充當(dāng)了電子系統(tǒng)中的新的積木塊。由MPU、存儲器和可編程ASIC這三個可編程的積木塊組成現(xiàn)代電子系統(tǒng)已形成趨勢或潮流。是否采用可編程ASIC來實現(xiàn)電子產(chǎn)品的設(shè)計已成為衡量電子產(chǎn)品是否先進的標(biāo)準(zhǔn)之一。可以說可編程ASIC技術(shù)是現(xiàn)代電子系統(tǒng)設(shè)計的新潮流，對于一個現(xiàn)代電子系統(tǒng)設(shè)計師來說，學(xué)習(xí)應(yīng)用可編程ASIC技術(shù)勢在必行。雖然ASIC的成本很低，但設(shè)計周期長，投入費用高?？删幊踢壿嬈骷≒LD，Programmable Logic Device）自問世以來，經(jīng)歷了從低密度的PROM、PLA、PAL、GAL到高密度的現(xiàn)場可編程門陣列（FPGA，F(xiàn)ield Programmable Gate Array）和復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device）／的發(fā)展過程。大規(guī)?？删幊踢壿嬈骷某霈F(xiàn)打破了中小規(guī)模通用型集成電路和大規(guī)模專用集成電路壟斷的天下，它們既繼承了專用集成電路的高集成度、高可靠性的優(yōu)點，又克服了專用集成電路設(shè)計周期長、投資大和靈活性差的缺點；它們也可以解決使電子系統(tǒng)小型化、低功耗、高可靠性等問題。利用它們進行產(chǎn)品開發(fā)，不僅設(shè)計制造成本低、設(shè)計開發(fā)周期短、開發(fā)工具先進、可靠性高，而且具有完全的知識產(chǎn)權(quán)，給設(shè)計人員帶來了諸多方便。FPGA/CPLD因此被廣泛應(yīng)用于電子產(chǎn)品的原型設(shè)計和電子產(chǎn)品生產(chǎn)(一般在1萬件以下)之中。幾乎所有應(yīng)用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場合均應(yīng)用FPGA和CPLD器件。FPGA與CPLD都是可編程邏輯器件,它們是在PAL、GAL 等邏輯器件的基礎(chǔ)之上發(fā)展起來的，它們在高密度、高速度、低功耗等方面發(fā)展很快，同以往的PLA、PAL、GAL等相比較,FPGA/CPLD 的規(guī)模比較大,它可以替代幾十甚至幾千塊通用IC芯片。在這十幾年的發(fā)展過程中,以FPGA/CPLD為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了驚人