【正文】 河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文）基于FPGA的搶答器設(shè)計(jì)摘 要本文介紹了一種采用EDA技術(shù)，基于FPGA并在QuartusⅡ工具軟件環(huán)境下使用Verilog硬件描述語(yǔ)言編寫(xiě)的數(shù)碼管顯示4路搶答器的電路設(shè)計(jì)。本次設(shè)計(jì)的搶答器能夠同時(shí)供應(yīng)4位選手或者4個(gè)代表隊(duì)進(jìn)行搶答比賽，分別使用4個(gè)按鈕a,b,c,d表示。同時(shí)需要設(shè)置系統(tǒng)復(fù)位和搶答控制開(kāi)關(guān)，這需由主持人控制。主持人在允許搶答的情況下，計(jì)時(shí)器開(kāi)始從30s開(kāi)始倒計(jì)時(shí)，直到有人搶答成功后，由鎖存器將時(shí)間鎖存住，此時(shí)數(shù)碼管上將顯示剩余時(shí)間及搶答成功選手號(hào)碼，同時(shí)對(duì)應(yīng)選手的LED燈也被點(diǎn)亮。在判斷選手是否回答正確后，由主持人控制加減按鈕進(jìn)行給分。在一輪比賽結(jié)束后，主持人按下復(fù)位按鈕，則除了計(jì)分模塊外，其他模塊都復(fù)位為初始時(shí)刻，為下一輪的比賽做好準(zhǔn)備。系統(tǒng)芯片主要采用EP2C8Q208，由搶答判別模塊，計(jì)時(shí)模塊，分頻器模塊，計(jì)分模塊，鎖存器模塊，數(shù)碼管驅(qū)動(dòng)模塊組成。經(jīng)過(guò)編譯及其仿真所設(shè)計(jì)的程序，該設(shè)計(jì)的搶答器基本能夠?qū)崿F(xiàn)此次設(shè)計(jì)的要求，從而完成了搶答器應(yīng)具備的功能。關(guān)鍵詞：搶答器，數(shù)碼顯示，硬件描述語(yǔ)言，可編程邏輯門(mén)陣列FPGABASED RESPONDER DESIGNABSTRACTThis article introduces the design of 4 answering device circuit using an EDA technology Verilog HDL language in FPGA and QuartusⅡ the same time,the 4 answering device circuit is displayed by the digital. The Responder can also supply four players or four teams to answer in the game, respectively, using four buttons a, b, c, d. Setting reset and answer in a system control switch, which controls required by the moderator. When the moderator allows to answer, the timer starts counts down from the 30s until someone answers successfully, by the time the latch latches will to live, then the remaining time and the number of the player who responds successfully will be displayed on the digital tube, at the same time the LED of the corresponding player lights will be lighted. Determined whether the contestant answers correctly, the moderator will give points by controlling the addition and subtraction button. At the end of the game, the moderator presses the reset button, others modules are reseted to the initial time for the next round of the game except the scoring module.The system uses mainly the EP2C8Q208. At the same time the system is made from the answer in decision block, timing module, divider block, scoring module latch module, LED driver modules. After pilation and simulation of the design process, the design Responder can basically achieve the design requirements, thus pleting the Responder function.KEY WORDS：Responder, Digital display, HDL ,FPGA目　錄前　言 1第1章 緒論 3167。 選題背景 3167。 EDA技術(shù)發(fā)展 3167。 課題研究的必要性 4167。 研究課題的內(nèi)容 4第2章 系統(tǒng)方案設(shè)計(jì) 6167。 FPGA簡(jiǎn)介 6167。 FPGA芯片結(jié)構(gòu) 8167。 FPGA設(shè)計(jì)流程 12167。 FPGA軟件設(shè)計(jì) 13167。 FPGA的應(yīng)用 14167。2. 2Verilog HDL概述 15167。 Verilog HDL簡(jiǎn)介 15167。 Verilog HDL主要功能 16167。 Verilog HDL與VHDL的區(qū)別 16167。 搶答器總體設(shè)計(jì)方案 17167。 搶答器構(gòu)成 18167。 搶答器工作原理 18第3章 搶答器模塊設(shè)計(jì)與實(shí)現(xiàn) 19167。 搶答判別模塊 19167。 數(shù)碼管驅(qū)動(dòng)模塊 20167。 計(jì)時(shí)模塊 22167。 分頻器模塊 23167。 計(jì)分模塊 23167。 鎖存模塊 24167。 總體模塊 25第4章 搶答器程序設(shè)計(jì)、實(shí)現(xiàn)與仿真 26167。 搶答判別程序設(shè)計(jì) 26167。 數(shù)碼管驅(qū)動(dòng)模塊程序設(shè)計(jì) 28167。 計(jì)時(shí)模塊程序設(shè)計(jì) 29167。 分頻模塊程序設(shè)計(jì) 31167。 計(jì)分模塊程序設(shè)計(jì) 32167。 鎖存模塊程序設(shè)計(jì) 36結(jié) 論 38參考文獻(xiàn) 39致　謝 41附　錄 4271河南科技大學(xué)本科畢業(yè)設(shè)計(jì)（論文）前　言隨著人類社會(huì)的高速發(fā)展，電子行業(yè)也隨之迅猛的發(fā)展，這也使得人們?cè)絹?lái)越想方設(shè)法的是自己更加方便、輕松的生活，例如：自從有了電視遙控器開(kāi)啟電視，更改電視頻道，我們?cè)僖膊挥门軄?lái)跑去用手改換頻道；自從有了全自動(dòng)洗衣機(jī)，我們?cè)僖膊挥冒胱詣?dòng)洗衣機(jī)或者人工搓衣板去清洗衣服；自從有了交通燈，不僅省去了很多人力去指揮交通，而且使交通更加井然有序。當(dāng)然，當(dāng)具有定時(shí)、顯示、加減分等多功能性的搶答器擺在我們面前時(shí)，我想人們不會(huì)用舉手的方式或者舉牌的方式進(jìn)行搶答了。如今無(wú)論是什么場(chǎng)合，只要舉辦搶答比賽，我們都能見(jiàn)到搶答器的使用，因?yàn)樗钥陀^的電子電路進(jìn)行狀態(tài)判斷，避免了競(jìng)賽中出現(xiàn)的人為的失誤，或者由于某些原因造成的不公平。搶答器能夠準(zhǔn)確、公正的判斷誰(shuí)是第一搶答者，并且直觀的指出誰(shuí)是第一搶答者。由于其附加的定時(shí)、加減分等功能則能夠省去部分人力，且更準(zhǔn)確的規(guī)范時(shí)間?，F(xiàn)在市面上也存在著各種各樣的搶答器，但主要流行的是單片機(jī)搶答器和數(shù)字搶答器，雖然這兩款搶答器都能實(shí)現(xiàn)搶答器的基本功能，但是都或多或少的存在著一些缺點(diǎn)。單片機(jī)搶答器的設(shè)計(jì)?？刂葡到y(tǒng)主要由單片機(jī)應(yīng)用電路、存儲(chǔ)器接口電路、顯示接口電路組成。其中單片機(jī)89C51是系統(tǒng)工作的核心，它主要負(fù)責(zé)控制各個(gè)部分協(xié)調(diào)工作.。雖然單片機(jī)實(shí)現(xiàn)起來(lái)相當(dāng)靈活，但隨著搶答器數(shù)組的增加則存在著I/O口不足的問(wèn)題。這就不能為以后進(jìn)行搶答器組數(shù)的增加進(jìn)行改進(jìn)了。數(shù)字搶答器的設(shè)計(jì)。數(shù)字搶答器電路主要是由電子元器件組成，數(shù)字搶答器由主體電路與擴(kuò)展電路組成。雖然數(shù)字電路主要有元器件組成，成本較為便宜，且小規(guī)模數(shù)字邏輯設(shè)計(jì)思路簡(jiǎn)單，但是電路實(shí)現(xiàn)起來(lái)比較麻煩：進(jìn)行電路規(guī)劃，用protel99畫(huà)出電路的PCB板，硬件的焊接與調(diào)試等等程序步驟?？傊布O(shè)計(jì)不僅工作量大，而且要求也高。介于上面兩款搶答器的不足點(diǎn)，本次設(shè)計(jì)則采用FPGA現(xiàn)場(chǎng)可編程技術(shù)，這樣就避免了硬件的焊接與調(diào)試，同時(shí)由于FPGA的I/O端口豐富，可以在設(shè)計(jì)的基礎(chǔ)上略加修改實(shí)現(xiàn)多組輸入的搶答器，增強(qiáng)了系統(tǒng)的靈活性。本文介紹了一種采用EDA技術(shù)，基于FPGA并在QuartusⅡ工具軟件環(huán)境下使用Verilog硬件描述語(yǔ)言編寫(xiě)的數(shù)碼管顯示4路搶答器的電路設(shè)計(jì)、設(shè)計(jì)思路以及實(shí)現(xiàn)功能。本次設(shè)計(jì)以EP2C8Q208為核心，完成主持人的控制與參賽隊(duì)伍的搶答功能；使用Quartus II軟件用Verilog HDL完成代碼編寫(xiě)，然后用Quartus II軟件實(shí)現(xiàn)正確的波形仿真作為主要的技術(shù)指標(biāo)。根據(jù)本次設(shè)計(jì)的技術(shù)要求，特設(shè)計(jì)了以下各種模塊來(lái)實(shí)現(xiàn)搶答器的基本功能：搶答判別模塊，計(jì)時(shí)模塊，分頻器模塊，計(jì)分模塊，鎖存器模塊，數(shù)碼管驅(qū)動(dòng)模塊等等。經(jīng)過(guò)編譯及其仿真所設(shè)計(jì)的程序，該設(shè)計(jì)的搶答器基本能夠?qū)崿F(xiàn)此次設(shè)計(jì)的要求，從而完成了搶答器應(yīng)具備的功能。第1章 緒論167。 選題背景167。 EDA技術(shù)發(fā)展EDA是電子設(shè)計(jì)自動(dòng)化（Electronic DesignAutomation）的縮寫(xiě)，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。EDA技術(shù)是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。利用EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC版圖或PCB版圖的整個(gè)過(guò)程的計(jì)算機(jī)上自動(dòng)處理完成。EDA工具軟件可大致可分為芯片設(shè)計(jì)輔助軟件、可編程芯片輔助設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)輔助軟件等三類。目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計(jì)軟件輔助類和可編程芯片輔助設(shè)計(jì)軟件：Protel、Altium Designer、PSPICE、multisim12(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim、ISE、modelsim、Matlab等等。這些工具都有較強(qiáng)的功能，一般可用于幾個(gè)方面，例如很多軟件都可以進(jìn)行電路設(shè)計(jì)與仿真，同時(shí)還可以進(jìn)行PCB自動(dòng)布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下特點(diǎn)：(1) 用軟件的方式設(shè)計(jì)硬件；用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的考法軟件自動(dòng)完成的；(2) 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真；(3) 系統(tǒng)可現(xiàn)場(chǎng)編輯，在線升級(jí)；(4) 整個(gè)系統(tǒng)可集中在一個(gè)芯片上，體積小、功耗低、可靠性高；(5) 從以前的“組合設(shè)計(jì)”轉(zhuǎn)向真正的“自由設(shè)計(jì)”；(6) 設(shè)計(jì)的移植性好，效率高；(7) 非常適合分工設(shè)計(jì)，團(tuán)體協(xié)作。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。167。 課題研究的必要性現(xiàn)行的搶答的實(shí)現(xiàn)方案主要有兩種：一種則是使用單片機(jī)，另一種是小規(guī)模數(shù)字邏輯芯片和觸發(fā)器。單片機(jī)搶答器的設(shè)計(jì)?？刂葡到y(tǒng)主要由單片機(jī)應(yīng)用電路、存儲(chǔ)器接口電路、顯示接口電路組成。其中單片機(jī)AT89C51是系統(tǒng)工作的核心，它主要負(fù)責(zé)控制各個(gè)部分協(xié)調(diào)工作.。然而現(xiàn)如今單片機(jī)組成的搶答器也存在著一些缺點(diǎn)，或者應(yīng)該說(shuō)是不足點(diǎn)，雖然單片機(jī)實(shí)現(xiàn)起來(lái)相當(dāng)靈活，但隨著搶答器數(shù)組的增加則存在著I/O口不足的問(wèn)題。這就不能為以后進(jìn)行搶答器組數(shù)的增加進(jìn)行改進(jìn)了。數(shù)字搶答器的設(shè)計(jì)。數(shù)字搶答器電路主要是由電子元器件組成，數(shù)字搶答器由主體電路與擴(kuò)展電路組成。優(yōu)先編碼器、鎖存器、譯碼電路將參賽隊(duì)的輸入信號(hào)在顯示器上輸出；用控制電路和主持人開(kāi)關(guān)啟動(dòng)報(bào)警電路，以上兩部分組成主體電路。通過(guò)定時(shí)電路和譯碼電路將脈沖產(chǎn)生的信號(hào)在顯示器上輸出實(shí)現(xiàn)計(jì)時(shí)功能，構(gòu)成擴(kuò)展電路。雖然數(shù)字電路主要有元器件組成，成本較為便宜，且小規(guī)模數(shù)字邏輯設(shè)計(jì)思路簡(jiǎn)單，但是電路實(shí)現(xiàn)起來(lái)比較麻煩：進(jìn)行電路規(guī)劃，用protel99畫(huà)出電路的PCB板，硬件的焊接與調(diào)試等等程序步驟?？傊布O(shè)計(jì)不僅工作量大，而且要求也高。現(xiàn)存的搶答器設(shè)計(jì)方案雖然都能實(shí)現(xiàn)搶答器的功能，但是又由于它們自身缺點(diǎn)的限制，有些方面很難或者說(shuō)很麻煩實(shí)現(xiàn)。然而由于FPGA本身一些的特點(diǎn)、優(yōu)點(diǎn)能夠使基于FPGA制作的搶答器克服這些問(wèn)題。FPGA作為新技術(shù)具有以下優(yōu)點(diǎn)：(1) FPGA的管腳多，容易實(shí)現(xiàn)大規(guī)模系統(tǒng)。(2) FPGA的運(yùn)行速度快。(3) FPGA內(nèi)部程序并行運(yùn)行，有處理更復(fù)雜的功能。(4) FPGA有大量的軟核，能夠進(jìn)行二次開(kāi)發(fā)。所以學(xué)習(xí)FPGA并利用FPGA進(jìn)行搶答器的設(shè)計(jì)是十分必要的。167。 研究課題的內(nèi)容本次設(shè)計(jì)的搶答器能夠同時(shí)供應(yīng)4位選手或者4個(gè)代表隊(duì)進(jìn)行搶答比賽，分別使用4個(gè)按鈕a,b,c,d表示。同時(shí)需要設(shè)置系統(tǒng)復(fù)位和搶答控制開(kāi)關(guān)，這需由主持人控制。主持人在允許搶答的情況下，計(jì)時(shí)器開(kāi)始從30s開(kāi)始倒計(jì)時(shí)，直到有人搶答成功后，由鎖存器將時(shí)間鎖存住，此時(shí)數(shù)碼管上將顯示剩余時(shí)間及搶答成功選手號(hào)碼，同時(shí)對(duì)應(yīng)選手的LED燈也被點(diǎn)亮。在判別選手是否回答正確后，由主持人控制加減按鈕進(jìn)行給分。在一輪比賽結(jié)束后，主持人按下復(fù)位按鈕，則除了計(jì)分模塊外，其他模塊都復(fù)位為初始時(shí)刻，為下一輪的比賽做好準(zhǔn)備。第2章 系統(tǒng)方案設(shè)計(jì)167。 FPGA簡(jiǎn)介FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。其主要特點(diǎn)如下：(1) 采用FPGA設(shè)計(jì)ASIC電路(專用集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。(2