【正文】 ０目 錄第一章 緒論 ..............................................................1 選題背景 ............................................................2 課題相關(guān)技術(shù)的發(fā)展 ..............................................2 課題研究的必要性 ................................................2 課題研究的內(nèi)容 ......................................................3第二章 FPGA 簡介 ..........................................................4 FPGA 概述 ...........................................................4 FPGA 基本結(jié)構(gòu) .......................................................4 FPGA 系統(tǒng)設(shè)計流程 ...................................................6 FPGA 開發(fā)編程原理 ...................................................8 QUARTUSII 設(shè)計平臺 ...................................................8 軟件開發(fā)環(huán)境及基本流程 ..........................................8 具體設(shè)計流程 ...................................................10第三章 數(shù)字鐘總體設(shè)計方案 ...............................................13 數(shù)字鐘的構(gòu)成 .......................................................13 數(shù)字鐘的工作原理 ...................................................13 數(shù)字鐘硬件電路設(shè)計 .................................................13第四章 單元電路設(shè)計 .....................................................16 分頻模塊電路設(shè)計 ...................................................16 校時控制模塊電路設(shè)計 ...............................................17 按鍵消抖 .......................................................17 按鍵控制模塊 ...................................................18 計數(shù)模塊 ...........................................................21 譯碼顯示模塊 .......................................................27 譯碼顯示強制轉(zhuǎn)換模塊 ...............................................29 整點報時模塊 .......................................................29結(jié)果與展望 ...............................................................31結(jié)果 ...................................................................31展望 ...................................................................31主要參考文獻 .............................................................33１第一章 緒論現(xiàn)代社會的標(biāo)志之一就是信息產(chǎn)品的廣泛使用，而且是產(chǎn)品的性能越來越強，復(fù)雜程度越來越高，更新步伐越來越快。支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電子制造工藝水平的提高和電子產(chǎn)品設(shè)計開發(fā)技術(shù)的發(fā)展。前者以微細加工技術(shù)為代表，而后者的代表就是電子設(shè)計自動化（electronic design automatic, EDA）技術(shù)。本設(shè)計采用的VHDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級這三個不同層次的設(shè)計；支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，覆蓋面廣，抽象能力強，因此在實際應(yīng)用中越來越廣泛。ASIC是專用的系統(tǒng)集成電路，是一種帶有邏輯處理的加速處理器；而FPGA是特殊的ASIC 芯片，與其它的 ASIC芯片相比，它具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢測等優(yōu)點。在控制系統(tǒng)中，鍵盤是常用的人機交換接口，當(dāng)所設(shè)置的功能鍵或數(shù)字鍵按下的時候，系統(tǒng)應(yīng)該完成該鍵所對應(yīng)的功能。因此，按鍵信息輸入是與軟件結(jié)構(gòu)密切相關(guān)的過程。根據(jù)鍵盤結(jié)構(gòu)的不同，采用不同的編碼方法，但無論有無編碼以及采用什么樣的編碼，最后都要轉(zhuǎn)換成為相應(yīng)的鍵值，以實現(xiàn)按鍵功能程序的轉(zhuǎn)移。 [1]鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地擴展了鐘表原先的報時功能。諸如定時自動報警、定時啟閉電路、定時開關(guān)烘箱、通斷動力設(shè)備，甚至各種定時電氣的自動啟用等，所有這些都是以鐘表數(shù)字化為基礎(chǔ)的。因此研究數(shù)字鐘以及擴大其應(yīng)用有著非?，F(xiàn)實的意義。２ 選題背景本節(jié)將從 FPGA 嵌入式應(yīng)用開發(fā)技術(shù)與數(shù)字鐘技術(shù)發(fā)展的客觀實際出發(fā)，通過對該技術(shù)發(fā)展?fàn)顩r的了解及課題本身的需要，指出研究基于 FPGA 的芯片系統(tǒng)與設(shè)計——數(shù)字鐘的設(shè)計與實現(xiàn)的必要性。 課題相關(guān)技術(shù)的發(fā)展當(dāng)今電子產(chǎn)品正向功能多元化,體積最小化,功耗最低化的方向發(fā)展。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計上的顯著區(qū)別是大量使用大規(guī)?？删幊踢壿嬈骷?，使產(chǎn)品的性能提高，體積縮小，功耗降低，同時廣泛運用現(xiàn)代計算機技術(shù)，提高產(chǎn)品的自動化程度和競爭力，縮短研發(fā)周期。EDA 技術(shù)正是為了適應(yīng)現(xiàn)代電子技術(shù)的要求，吸收眾多學(xué)科最新科技成果而形成的一門新技術(shù)。美國 ALTERA 公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進的技術(shù)，加上Quartus 開發(fā)環(huán)境，使得其更具有高性能，開發(fā)周期短等特點，十分方便進行電子產(chǎn)品的開發(fā)和設(shè)計。 [2]EDA 技術(shù)以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述主要表達方式，以計算機和大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，自動完成用軟件的方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡、邏輯分割、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。本設(shè)計是利用 VHDL 硬件描述語言結(jié)合可編程邏輯器件進行的，并通過數(shù)碼管靜態(tài)顯示走時結(jié)果。數(shù)字鐘可以由各種技術(shù)實現(xiàn)，如單片機等。利用可編程邏輯器件具有其它方式?jīng)]有的特點，它具有易學(xué)、方便、新穎、有趣、直觀，設(shè)計與實驗成功率高、理論與實踐結(jié)合緊密、積小、量大、/O 口豐富、編程和加密等特點，并且它還具有開放的界面、豐富的設(shè)計庫、模塊化的工具以及LPM 定制等優(yōu)良性能，應(yīng)用非常方便。因此，本設(shè)計采用可編程邏輯器件實現(xiàn)。 課題研究的必要性現(xiàn)在是一個知識爆炸的新時代。新產(chǎn)品、新技術(shù)層出不窮，電子技術(shù)的發(fā)展更是日新月異。可以毫不夸張的說，電子技術(shù)的應(yīng)用無處不在，電子技術(shù)正在不斷地改變著我們的生活，改變著我們的世界。在這快速發(fā)展的年代，時間對人們來說是越來越寶貴，在快節(jié)奏的生活時，人們往往忘記了時間，一旦遇到重要的事情而忘記了時間，這將會帶來很大的損失，因此我們需要一個定時３系統(tǒng)來提醒這些忙碌的人。數(shù)字化的鐘表給人們帶來了極大的方便。近些年，隨著科技的發(fā)展和社會的進步，人們對數(shù)字鐘的要求也越來越高，傳統(tǒng)的時鐘已不能滿足人們的需求，多功能數(shù)字鐘不管在性能還是在樣式上都發(fā)生了質(zhì)的變化，有電子鬧鐘、數(shù)字鬧鐘等等。 課題研究的內(nèi)容本設(shè)計主要研究基于 FPGA 的數(shù)字鐘，要求時間以 24 小時為一個周期，顯示時、分。具有校時以及整點報時功能，可以對時、分進行單獨校對，使其校正到標(biāo)準(zhǔn)時間。校對時間由 15 矩形鍵盤進行控制，為了保證計時的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供時間基準(zhǔn)信號。４第二章 FPGA 簡介 FPGA 概述FPGA是現(xiàn)場可編程門陣列（Field Programmable Gate Array）的簡稱，與之相應(yīng)的CPLD 是復(fù)雜可編程邏輯器件（ Complex Programmable Logic Dev