eda技術(shù)與vhdl期末考試試卷(已修改)
2025-06-17 18:34 本頁(yè)面
【正文】 EDA技術(shù)與VHDL期末考試試卷一、單項(xiàng)選擇題：（20分）1． IP核在EDA技術(shù)和開(kāi)發(fā)中具有十分重要的地位；提供用VHDL等硬件描述語(yǔ)言描述的功能塊，但不涉及實(shí)現(xiàn)該功能塊的具體電路的IP核為_(kāi)_________。DA .瘦IP 2． 綜合是EDA設(shè)計(jì)流程的關(guān)鍵步驟，在下面對(duì)綜合的描述中，_________是錯(cuò)誤的。DA. 綜合就是把抽象設(shè)計(jì)層次中的一種表示轉(zhuǎn)化成另一種表示的過(guò)程；B. 綜合就是將電路的高級(jí)語(yǔ)言轉(zhuǎn)化成低級(jí)的，可與FPGA / CPLD的基本結(jié)構(gòu)相映射的網(wǎng)表文件；C. 為實(shí)現(xiàn)系統(tǒng)的速度、面積、性能的要求，需要對(duì)綜合加以約束，稱為綜合約束；D. 綜合可理解為一種映射過(guò)程，并且這種映射關(guān)系是唯一的，即綜合結(jié)果是唯一的。3． 大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，下列對(duì)FPGA結(jié)構(gòu)與工作原理的描述中，正確的是__C__。A. FPGA全稱為復(fù)雜可編程邏輯器件；B. FPGA是基于乘積項(xiàng)結(jié)構(gòu)的可編程邏輯器件；C. 基于SRAM的FPGA器件，在每次上電后必須進(jìn)行一次配置；D. 在Altera公司生產(chǎn)的器件中，MAX7000系列屬FPGA結(jié)構(gòu)。4． 進(jìn)程中的信號(hào)賦值語(yǔ)句，其信號(hào)更新是___C____。A. 按順序完成；B. 比變量更快完成；C. 在進(jìn)程的最后完成；D. 都不對(duì)。 5． VHDL語(yǔ)言是一種結(jié)構(gòu)化設(shè)計(jì)語(yǔ)言；一個(gè)設(shè)計(jì)實(shí)體（電路模塊）包括實(shí)體與結(jié)構(gòu)體兩部分，結(jié)構(gòu)體描述___________。BA. 器件外部特性；B. 器件的內(nèi)部功能；C. 器件的綜合約束；D. 器件外部特性與內(nèi)部功能。6． 不完整的IF語(yǔ)句，其綜合結(jié)果可實(shí)現(xiàn)________。AA. 時(shí)序邏輯電路 B. 組合邏輯電路C. 雙向電路 D. 三態(tài)控制電路7． 子系統(tǒng)設(shè)計(jì)優(yōu)化，主要考慮提高資源利用率減少功耗（即面積優(yōu)化），以及提高運(yùn)行速度（即速度優(yōu)化）；指出下列哪些方法是面積優(yōu)化_________。B①流水線設(shè)計(jì) ②資源共享 ③邏輯優(yōu)化 ④串行化 ⑤寄存器配平 ⑥關(guān)鍵路徑法A. ①③⑤ B. ②③④C. ②⑤⑥ D. ①④⑥8． 下列標(biāo)識(shí)符中，_______
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1