eda技術(shù)與vhdl期末考試試卷-全文預(yù)覽
【正文】 ：在MAX+PlusII ：Error:Line 15: File ***/: Type error: type in waveform element must be “std_logic_vector”第 15 行， 錯誤：整數(shù)0不能直接賦值給TMP矢量改正：TMP = (OTHERS = ‘0’)。)。31 WHEN 1000 = LED7S = 1111111 。27 WHEN 0100 = LED7S = 1100110 。20 OUTLED:PROCESS(TMP)21 BEGIN 22 CASE TMP IS23 WHEN 0000 = LED7S = 0111111 。139。139。07 LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ) 。02 USE 。END IF。139。 THEN CNT2 = NOT CNT2。P_DIV: PROCESS(FULL)VARIABLE CNT2 : STD_LOGIC。039。 當CNT8計數(shù)計滿時，輸入數(shù)據(jù)D被同步預(yù)置給計數(shù)器CNT8FULL = 39。END。USE 。BA. State0 B. 9moon C. Not_Ack_0 D. signall9． 關(guān)于VHDL中的數(shù)字，請找出以下數(shù)字中最大的一個：__________。BA. 器件外部特性；B. 器件的內(nèi)部功能；C. 器件的綜合約束；D. 器件外部特性與內(nèi)部功能。A. FPGA全稱為復雜可編程邏輯器件；B. FPGA是基于乘積項結(jié)構(gòu)的可編程邏輯器件；C. 基于SRAM的FPGA器件，在每次上電后必須進行一次配置；D. 在Altera公司生產(chǎn)的器件中，MAX7000系列屬FPGA結(jié)構(gòu)。EDA技術(shù)與VHDL期末考試試卷一、單項選擇題：（20分）1． IP核在EDA技術(shù)和開發(fā)中具有十分重要的地位；提供用VHDL等硬件描述語言描述的功能塊，但不涉及實現(xiàn)該功能塊的具體電路的IP核為__________。3． 大規(guī)模可編程器件主要有FPGA、CPLD兩類，下列對FPGA結(jié)構(gòu)與工作原理的描述中，正確
公司管理相關(guān)推薦
鄂ICP備17016276號-1