adma控制器ppt課件(已修改)
2025-05-17 07:52 本頁面
【正文】 第十 二章 8237A DMA控制器及其應(yīng)用 (416) 前面各種 I/O方式都需要 CPU作為中介： 外設(shè) ? CPU ? 內(nèi)存 兩個(gè)含義： 1）軟件：外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送是通過 CPU執(zhí)行程序來完成的（ PIO方式）； 2）硬件： I/O接口和存儲(chǔ)器的讀寫控制信號(hào)、地址信號(hào)都是由 CPU發(fā)出的（總線由 CPU控制）。 缺點(diǎn)：程序的執(zhí)行速度限定了傳送的最大速度（約為幾十 KB/秒） 解決方法： DMA傳輸 DMA傳輸概念 ? 外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換 ， CPU不再擔(dān)當(dāng)數(shù)據(jù)傳輸?shù)闹薪檎撸? DMA傳輸 : 外設(shè) ? 內(nèi)存 優(yōu)點(diǎn)： 數(shù)據(jù)傳輸 由 DMA硬件來控制，數(shù)據(jù) 直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾 MB/秒） ? 總線由 DMA控制器（ DMAC）進(jìn)行控制（ CPU要放棄總線控制權(quán)），內(nèi)存 /外設(shè)的地址和讀寫控制信號(hào)均由 DMAC提供 DMA傳輸概念 ? 總線控制權(quán) : master、 slave DMA傳輸 : 外設(shè) ? 內(nèi)存 幾個(gè)基本概念： ? DMAC編程周期： slave ? DMAC控制總線進(jìn)行數(shù)據(jù)傳輸周期： master ? DMA的數(shù)據(jù)傳輸形式 : 基本的 : MEM ? I/O 和擴(kuò)充的 : MEM ? MEM I/O ? I/O DMA傳輸概念 DMA傳送原理示意 圖 ① 外設(shè)發(fā)出 DMA請(qǐng)求 ② DMAC向 CPU申請(qǐng)總線 ③ CPU響應(yīng)，釋放總線控制權(quán) ④ DMAC得到總線控制權(quán)，并發(fā)出 DMA響應(yīng)信號(hào) ⑤ 由 DMAC發(fā)出各種控制信號(hào)，控制外設(shè)與存儲(chǔ)器之 間的數(shù)據(jù)傳送 ⑥ 數(shù)據(jù)傳送完后， DMAC撤銷 HOLD信號(hào) ⑦ CPU釋放 HLDA信號(hào)，并重新控制總線 ① 系統(tǒng)總線 CPU DMAC 存儲(chǔ)器 外設(shè)接口 AEN IOW MEMW MEMR IOR MEMW MEMR IOW IOR AEN HOLD HLDA DREQ DACK ② ③ ④ ⑤ AEN IOW IOR MEMW MEMR ⑥ ⑦ DMA傳輸概念 DMA控制器的工作過程 1）當(dāng)外設(shè)準(zhǔn)備好，可以進(jìn)行 DMA傳送時(shí)，外設(shè)向DMA控制器發(fā)出 “ DMA傳送請(qǐng)求 ” 信號(hào)（ DREQ） 。 2） DMA控制器收到請(qǐng)求后，向 CPU發(fā)出 “ 總線請(qǐng)求 ”信號(hào) HOLD，表示希望占用總線 。 3） CPU在完成當(dāng)前總線周期后會(huì)立即對(duì) HOLD信號(hào)進(jìn)行響應(yīng)。響應(yīng)包括兩個(gè)動(dòng)作：一是 CPU將數(shù)據(jù)總線、地址總線和相應(yīng)的控制信號(hào)線均置為高阻態(tài)，由此放棄對(duì)總線的控制權(quán)。另一方面， CPU向 DMA控制器發(fā)出 “ 總線響應(yīng) ” 信號(hào)（ HLDA）。 4） DMA控制器收到 HLDA信號(hào)后，就開始控制總線，并向外設(shè)發(fā)出 DMA響應(yīng)信號(hào) DACK； DMA傳輸概念 DMA控制器的工作過程 5） DMA控制器送出地址信號(hào)和相應(yīng)的控制信號(hào)，實(shí)現(xiàn)外設(shè)與內(nèi)存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送； 例如， 向 I/O接口發(fā)出讀信號(hào)，同時(shí)往
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1