adma控制器ppt課件-免費(fèi)閱讀
【正文】 由 DMA控制器控制總線， 發(fā)出相應(yīng)的地址與控制信息， 按要傳輸?shù)淖止?jié)數(shù)直接控制 I/O接口與 RAM的數(shù)據(jù)交換。具體地址見(jiàn)教材 P427表 122。必須再次編程， 使該通道屏蔽位復(fù)位， 才能進(jìn)行下一次的 DMA傳輸。級(jí)聯(lián)的方式是把從片的請(qǐng)求線 HRQ連至主片的 DREQ引腳，主片的 DACK聯(lián)至從片的 HLDA引腳。 D1： 內(nèi)存到內(nèi)存?zhèn)鬏敃r(shí)， D1=1使源地址保持不變。 8237規(guī)定，初值比實(shí)際傳輸?shù)淖止?jié)數(shù)少 1。主態(tài)時(shí)，輸出地址信息 15~A8， 與 A7~A0構(gòu)成 16位地址信息。 2. 優(yōu)先權(quán)編碼電路 : ? 根據(jù)初始化命令，對(duì)同時(shí)提出 DMA請(qǐng)求的多個(gè)通道進(jìn)行排隊(duì)判優(yōu)。 CPU檢測(cè)到 HOLD失效后，緊接著撤銷 HLDA信號(hào)，并在下一時(shí)鐘周期重新開(kāi)始控制總線。 缺點(diǎn)：程序的執(zhí)行速度限定了傳送的最大速度（約為幾十 KB/秒） 解決方法： DMA傳輸 DMA傳輸概念 ? 外設(shè)直接與存儲(chǔ)器進(jìn)行數(shù)據(jù)交換 ， CPU不再擔(dān)當(dāng)數(shù)據(jù)傳輸?shù)闹薪檎撸? DMA傳輸 : 外設(shè) ? 內(nèi)存 優(yōu)點(diǎn)： 數(shù)據(jù)傳輸 由 DMA硬件來(lái)控制，數(shù)據(jù) 直接在內(nèi)存和外設(shè)之間交換，可以達(dá)到很高的傳輸速率（可達(dá)幾 MB/秒） ? 總線由 DMA控制器（ DMAC）進(jìn)行控制（ CPU要放棄總線控制權(quán)），內(nèi)存 /外設(shè)的地址和讀寫(xiě)控制信號(hào)均由 DMAC提供 DMA傳輸概念 ? 總線控制權(quán) : master、 slave DMA傳輸 : 外設(shè) ? 內(nèi)存 幾個(gè)基本概念： ? DMAC編程周期： slave ? DMAC控制總線進(jìn)行數(shù)據(jù)傳輸周期： master ? DMA的數(shù)據(jù)傳輸形式 : 基本的 : MEM ? I/O 和擴(kuò)充的 : MEM ? MEM I/O ? I/O DMA傳輸概念 DMA傳送原理示意 圖 ① 外設(shè)發(fā)出 DMA請(qǐng)求 ② DMAC向 CPU申請(qǐng)總線 ③ CPU響應(yīng)，釋放總線控制權(quán) ④ DMAC得到總線控制權(quán)，并發(fā)出 DMA響應(yīng)信號(hào) ⑤ 由 DMAC發(fā)出各種控制信號(hào)，控制外設(shè)與存儲(chǔ)器之 間的數(shù)據(jù)傳送 ⑥ 數(shù)據(jù)傳送完后， DMAC撤銷 HOLD信號(hào) ⑦ CPU釋放 HLDA信號(hào)，并重新控制總線 ① 系統(tǒng)總線 CPU DMAC 存儲(chǔ)器 外設(shè)接口 AEN IOW MEMW MEMR IOR MEMW MEMR IOW IOR AEN HOLD HLDA DREQ DACK ② ③ ④ ⑤ AEN IOW IOR MEMW MEMR ⑥ ⑦ DMA傳輸概念 DMA控制器的工作過(guò)程 1）當(dāng)外設(shè)準(zhǔn)備好，可以進(jìn)行 DMA傳送時(shí)，外設(shè)向DMA控制器發(fā)出 “ DMA傳送請(qǐng)求 ” 信號(hào)（ DREQ） 。 4） DMA控制器收到 HLDA信號(hào)后，就開(kāi)始控制總線，并向外設(shè)發(fā)出 DMA響應(yīng)信號(hào) DACK； DMA傳輸概念 DMA控制器的工作過(guò)程 5） DMA控制器送出地址信號(hào)和相應(yīng)的控制信號(hào)，實(shí)現(xiàn)外設(shè)與內(nèi)存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送； 例如， 向 I/O接口發(fā)出讀信號(hào)，同時(shí)往地址總線上發(fā)出存儲(chǔ)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1