adma控制器ppt課件-wenkub
2023-05-20 07:52:01 本頁面
【正文】 送操作。 3） CPU在完成當前總線周期后會立即對 HOLD信號進行響應。第十 二章 8237A DMA控制器及其應用 (416) 前面各種 I/O方式都需要 CPU作為中介： 外設 ? CPU ? 內(nèi)存 兩個含義： 1）軟件：外設與內(nèi)存之間的數(shù)據(jù)傳送是通過 CPU執(zhí)行程序來完成的（ PIO方式）； 2）硬件： I/O接口和存儲器的讀寫控制信號、地址信號都是由 CPU發(fā)出的（總線由 CPU控制）。響應包括兩個動作：一是 CPU將數(shù)據(jù)總線、地址總線和相應的控制信號線均置為高阻態(tài)，由此放棄對總線的控制權(quán)。當規(guī)定的數(shù)據(jù)傳送完后，DMA控制器就撤銷發(fā)往 CPU的 HOLD信號。與塊傳送不同的是，每次傳送一個字節(jié)后都要對 DREQ進行測試，一旦該信號無效，就馬上停止傳送。 8237A的內(nèi)部結(jié)構(gòu)框圖見 P417圖 121 ? 從態(tài)時接受系統(tǒng)送來的時鐘，復位，片選和讀寫信號，完成相應的操作； ? 主態(tài)時則向系統(tǒng)發(fā)出相應的控制信號。 4. 命令控制邏輯 : ? 從態(tài)時接收 CPU送來的寄存器選擇信號 (A3~A0)，選擇內(nèi)部寄存器。 ?CLK： 時鐘信號， 3MHZ； ? CS: 從態(tài)時有效，作為 8237的片選信號； ? READY: 存儲器或外設的引入信號，速度慢時插 入 Tw； ? A3~A0: 雙向，從態(tài)時，尋址內(nèi)部寄存器，主態(tài) 時，輸出被訪問存儲器的最低 4位地址； ?A7~A4: 輸出，從態(tài)時浮空，主態(tài)時輸出 4位地址 ?DB7~DB0: 從態(tài)時， CPU與 8237交換數(shù)據(jù)使用， 即編程。 ? 基地址寄存器： DMA傳輸?shù)膬?nèi)存地址初值，在初始化時由 CPU分兩次寫入。 8237A的組成和原理 三、 8237的內(nèi)部寄存器 基字計數(shù)寄存器和當前字節(jié)計數(shù)寄存器 每個通道都有一個基字計數(shù)器，一個當前字節(jié)計數(shù)器， 16位 ，占用相同的端口地址 ? 基字節(jié)計數(shù)器： DMA傳輸?shù)淖止?jié)數(shù)初值，在初始化時由 CPU分兩次寫入。當計數(shù)值減到FFFFH時， 8237發(fā)出結(jié)束信號 EOP。 (地址： A3 A2A1 A0 =1000B) D0： 0=內(nèi)存 ?? I/O間的傳輸； 1=內(nèi)存 ??內(nèi)存間的傳輸。 8237A的組成和原理 三、 8237的內(nèi)部寄存器 命令寄存器 D3： 0=正常時序 ， 1=壓縮時序 D4： 0=固定優(yōu)先級，通道 0優(yōu)先級最高，通道 3優(yōu)先級最低； 1=循環(huán)優(yōu)先級（順序為：剛響應過的通道優(yōu)先級變?yōu)樽畹?，以防止某一通道長期占用總線）。在塊傳輸過程中，若向 8237的EOP引腳上輸入低電平，可強行結(jié)束傳輸； 8237A的組成和原理 三、 8237的內(nèi)部寄存器 級聯(lián)傳輸模式： 多片 8237級聯(lián)時，可以構(gòu)成主從式DMA系統(tǒng)。相應位為 1時，禁止請求。 當某一通道進行 DMA傳輸后，產(chǎn)生 EOP信號，則這一通道在禁止自動預置工作條件下的屏蔽位置 “ 1”。 8237A的組成和原理 三、 8237的內(nèi)部寄存器 狀態(tài)寄存器 （讀 A3 A2A1 A0 =1000B） 8位， 4個通道共用，記錄每個通道是否有請求、傳輸是否結(jié)束。 8237的 A3~A0與系統(tǒng)總線的 A3~A0相連，用于選擇 8237內(nèi)部寄存器，占用 16個端口地址。 ? DMA響應。 ? DMA傳輸。 微機原理與接口
教學課件相關(guān)推薦
鄂ICP備17016276號-1