fpga課程設(shè)計(jì)ppt課件(已修改)
2025-05-10 20:56 本頁面
【正文】 哈爾濱華德學(xué)院 時(shí)間安排：第 14教學(xué)周周一至周五全天 指導(dǎo)教師：王嘉鵬、張彥飛、孟祥蓮、畢津滔 設(shè)計(jì)題目 FPGA系統(tǒng)設(shè)計(jì)課程設(shè)計(jì) 課程設(shè)計(jì)安排 ? 課程設(shè)計(jì)主要完成內(nèi)容 – 項(xiàng)目成員（ 2人） – 項(xiàng)目名稱 – 功能分析 – 擬實(shí)現(xiàn)的目標(biāo)和效果、創(chuàng)新 – 擬采用什么方案 – 任務(wù)分工 – 時(shí)間安排 – 設(shè)計(jì)報(bào)告 設(shè)計(jì)報(bào)告 ? 設(shè)計(jì)報(bào)告應(yīng)包括以下主要內(nèi)容 – 項(xiàng)目名稱，項(xiàng)目成員相關(guān)信息 – 功能分析 – 詳細(xì)設(shè)計(jì)（包括原理、方案、框圖等） – 相關(guān)源代碼（關(guān)鍵代碼要有注釋） – 項(xiàng)目完成情況（實(shí)現(xiàn)了哪些功能，沒有實(shí)現(xiàn)哪些功能，為什么沒實(shí)現(xiàn)） – 特色與創(chuàng)新 – 總結(jié)（心得和體會(huì)） 項(xiàng)目任務(wù) —全雙工串行 UART設(shè)計(jì) ? 有獨(dú)立的波特率發(fā)生器，能夠設(shè)置波特率。 ? 數(shù)據(jù)格式遵循 uart標(biāo)準(zhǔn)，每次固定傳送 8bit。 ? 具有標(biāo)準(zhǔn)的總線接口，可以和處理器進(jìn)行連接。 ? 具有狀態(tài)寄存器，可以查詢是否發(fā)送完畢或者收到數(shù)據(jù)。 ? 全雙工通信。 ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1