freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

[理學(xué)]eda第1章概述(已修改)

2025-01-31 14:41 本頁面
 

【正文】 EDA技術(shù)及其應(yīng)用 潘松 趙敏笑 學(xué)習(xí)內(nèi)容和學(xué)習(xí)重點: 第 1章 概 述 第 2章 Quartus‖ 設(shè)計向?qū)? 第 3章 宏功能模塊應(yīng)用 第 4章 應(yīng)用 VHDL設(shè)計數(shù)字系統(tǒng) 第 5章 VHDL設(shè)計技術(shù)深入 EDA 技術(shù)及其應(yīng)用 第 1 章 概 述 EDA技術(shù) 什么是 EDA技術(shù)? EDA(Electronic Design Automation )技術(shù)是現(xiàn)代電子技術(shù)的核心,它利用功能強大的 計算機 ,在 EDA工具軟件 平臺上,以 硬件描述語言 ( HDL)為系統(tǒng)邏輯描述手段完成的設(shè)計文件,自動地完成邏輯化簡、邏輯分割、結(jié)構(gòu)綜合(布局布線)以及邏輯優(yōu)化和仿真測試等功能,最后實現(xiàn)既定的 電子系統(tǒng) 功能。 CAD : Computer Aided Design CAE : Computer Aided Engineering PCB: Printed Circuit Board,印制電路版 EDA: Electronic Design Automation ASIC: Application Specific Integrated Circuits, 專用集成電路 FPGA: Field Programmable Gate Array CPLD: Complex Programmable Logic Device VHDL(VHSIC):(Very High Speed Integrated Circuit) Hardware Description Language 英文名詞解釋: IP: Intellectual Property 知識產(chǎn)權(quán)、著作權(quán) SOC: SYSTEM ON A CHIP SOPC: SYSTEM ON A PROGAMMABLE CHIP CSOC: CONFIGURABLE SYSTEM ON A CHIP 英文名詞解釋: EDA技術(shù)軟件設(shè)計平臺是什么? 按照可編程邏輯器件公司來分類的: Xilinx公司: FOUNDATION和 ISE; ALTERA公司: MAX+PLUSII和 QUARTUS II ; LATTICE公司: isp 。 集成的 CPLD/FPGA開發(fā)工具 特點:非 EDA技術(shù)及相關(guān)器件也能實現(xiàn),無法體現(xiàn) EDA技術(shù)的優(yōu)勢。 主要包括原數(shù)字電路中的設(shè)計項目,如:簡單譯碼器、簡單計數(shù)器、紅綠交通燈控制、表決器、顯示掃描器、電梯控制、乒乓球游戲、數(shù)字鐘表、普通頻率計等純邏輯行為實現(xiàn)方面的電路設(shè)計,時鐘頻率較低。 1)邏輯行為的實現(xiàn) EDA技術(shù)的應(yīng)用 特點:必須使用 EDA技術(shù)才能實現(xiàn),能體現(xiàn) EDA技術(shù)的優(yōu)勢,是電子設(shè)計競賽題目最有可能出題的范圍。 如:高速信號發(fā)生器(含高速 D/A輸出)、PWM、 FSK/PSK、 A/D采樣控制器、數(shù)字頻率合成、數(shù)字 PLL、 FIFO、 RS232通信、 VGA顯示控制電路、邏輯分析儀、存儲示波器、虛擬儀表、圖像采樣處理和顯示、機電實時控制系統(tǒng)、 FPGA與單片機綜合控制等電路的設(shè)計。 2)控制與信號傳輸功能的實現(xiàn) 特點:使用硬件方式取代由傳統(tǒng) CPU完成的許多算法功能,實現(xiàn)高速性能。 如:離散 FFT變換、數(shù)字濾波器、浮點乘法器、高速寬位加法器、數(shù)字振蕩器、 DDS、編碼譯碼和壓縮、調(diào)制解調(diào)器、以太網(wǎng)交換機、高頻端 DSP(現(xiàn)代 DSP)、基于 FPGA的嵌入式系統(tǒng)、SOPC/SOC系統(tǒng)、實時圖象處理、大信息流加解密算法實現(xiàn)等電路的設(shè)計,嵌入式 ARM、含 CPU軟核 Nios的軟硬件聯(lián)合設(shè)計。時鐘頻率較高。 3)算法的實現(xiàn) 1. EDA應(yīng)用對象 EDA技術(shù) ASIC設(shè)計 FPGA/CPLD 可編程 ASIC 設(shè)計 半定制或全定制 ASIC 設(shè)計 混合 ASIC 設(shè)
點擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
公安備案圖鄂ICP備17016276號-1