[工學(xué)]第二章dsp的硬件結(jié)構(gòu)(已修改)
2025-01-31 10:08 本頁面
【正文】 第二章 DSP的硬件結(jié)構(gòu) Introduction ? DSP處理器與通用 CPU硬件結(jié)構(gòu)比較 ? TMS320C54x DSP的硬件結(jié)構(gòu) ? DSP四大生產(chǎn)廠商典型定點芯片比較 DSP的硬件結(jié)構(gòu) ? DSP與標準微處理器有許多共同的地方，都是由 CPU、存儲器、總線、外設(shè)、接口、時鐘組成。從廣義上講，可以說 DSP是一種 CPU。但DSP和一般的 CPU又有不同， DSP有自己的一些獨特的特點，比如采用哈佛結(jié)構(gòu)、流水線操作、獨立的硬件乘法器、獨立的 DMA總線和控制器等。 Von Neuman結(jié)構(gòu)與 Harvard結(jié)構(gòu) Harvard結(jié)構(gòu) 程序與數(shù)據(jù)存儲空間分開，各有獨立的地址總線和數(shù)據(jù)總線，取指和讀數(shù)可以同時進行，從而提高速度，目前的水平已達到 90億次浮點運算 /秒（ 9000MFLOPS） MIPSMillion Instruction Per Second MFLOPSMillion Floating Operation Per Second 流水操作 （ pipeline） 獨立的硬件乘法器 在卷積、數(shù)字濾波、 FFT、相關(guān)、矩陣運算等算法中，都有 ?A（ k） B（ n— k）一類的運算，大量重復(fù)乘法和累加 ?通用計算機的乘法用軟件實現(xiàn)，用若干個機器周期。 ?DSP有硬件乘法器，用 MAC指令（取數(shù)、乘法、累加）在單周期內(nèi)完成。 獨立的 DMA總線和控制器 有一組或多組獨立的 DMA總線，與CPU的程序、數(shù)據(jù)總線并行工作，在不影響 CPU工作的條件下， DMA速度已達800Mbyte/s CPU ?通用微處理器的 CPU由 ALU和 CU組成，其算術(shù)運算和邏輯運算通過軟件來實現(xiàn)，如加法需要 10個機器周期，乘法是一系列的移位和加法，需要數(shù)十個機器周期。 ?DSP的 CPU設(shè)置硬件乘法器，可以在單周期內(nèi)完成乘法和累加 TMS320C2xx的 CPU（部分） 移位 ?通用微處理器的移位，每調(diào)用一次移位指令移動 1bit ?DSP可以在一個機器周期內(nèi)左移或右移多個 bit，可以用來對數(shù)字定標，使之放大或縮小，以保證精度和防止溢出；還可以用來作定點數(shù)和浮點數(shù)之間的轉(zhuǎn)換 溢出 ?通用 CPU中，溢出發(fā)生后，設(shè)置溢出標志，不帶符號位時回繞，帶符號位時反相，帶來很大的誤差 ?DSP把移位輸出的最高位（ MSB）存放在一個位檢測狀態(tài)寄存器中，檢測到 MSB=1時，就通知下一次會發(fā)生溢出，可以采取措施防止 數(shù)據(jù)地址發(fā)生器（ DAG） ?在通用 CPU中，數(shù)據(jù)地址的產(chǎn)生和數(shù)據(jù)的處理都由 ALU來完成 ?在 DSP中，設(shè)置了專門的數(shù)據(jù)地址發(fā)生器（實際上是專門的 ALU），來產(chǎn)生所需要的數(shù)據(jù)地址，節(jié)省公共 ALU的時間 外設(shè)（ peripherals） ?時鐘發(fā)生器（振蕩器與 PLL） ?定時器（ Timer） ?軟件可編程等待狀態(tài)發(fā)生器 ?通用 I/O ?同步串口（ SSP）與異步串口（ ASP） ?JTAG掃描邏輯電路（ IEEE ) 便于對 DSP作片上的在線仿真和多 DSP條件下的調(diào)試 TMS320C2xx的片內(nèi)存儲器及總線 TMS320C54x的硬件結(jié)構(gòu) PAGEN DAGEN 特殊功能 寄存器 系統(tǒng)控制 程序地址生成器 數(shù)據(jù)地址生成器 CPU 乘法 累加器 算術(shù) /邏輯 運算單元
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1