【正文】 0 《 CPLD/FPGA 》 課程設計報告 題 目： 128X64 液晶顯示程序設計 院 （系）： 信息科學與工程學院 專業(yè)班級： 通信 1001 班 學生姓名： 訚 鵬 學 號： 20221181021 同組學生 ： 秦 佩 指導教師： 吳 莉 20 13 年 10 月 14 日至 20 13 年 10 月 25 日 華中科技大學武昌分校制 1 128X64 液晶顯示程序設計 課程設計任務書 一、設計（調查報告 /論文）題目 128X64 液晶顯示程序設計 二、設計（調查報告 /論文）主要內容 下述設計內容需由學生個人獨立完成： 1．設計 EP1C6Q240C8控制 128X64 液晶屏顯示 電路原理圖； 2．分析 128X64 液晶工作原理 ； 3．能按要求進行元器件的焊接； 4. 能正確處理安裝與調試過程中所遇到的問題； 三、原始資料 1. 通信與電子系統(tǒng)實驗指導書； 2. 128X64 液晶顯示 電路制作套件。 四、要求的設計（調查 /論文）成果 1．元件布局美觀，硬件焊接可靠，無虛焊，短路； 2. 能在液晶屏上正確顯示相關文字信息； 3．結合實際編出具有特色功能程序，程序結構合理，語言簡潔，格式規(guī)范，注釋詳細； 4. 按要求完成課程設計報告，格式 符合學校規(guī)范標準，字數不少于 2022字。 五、進程安排 第 1 天 理論講解，材料發(fā)放，學生進行元器件清理并檢測； 第 2天 安裝焊接，電路調試，硬件故障排查； 第 3 天，軟件編程調試； 第 45 天 調測，驗收，評分。 六、主要參考資料 [1] 陳曦 . 通信與電子系統(tǒng)實驗指導書 ,武漢 :華中科技大學武昌分校 . [2] 譚會生 .EDA技術及應用 ,西安：西安電子科技大學出版社 ,2022. [3] 潘松，黃繼業(yè) .EDA技術與 VHDL,北京 :清華大學出版社 ,2022. 指導教師（簽名）： 20 年 月 日 2 目 錄 摘 要………………………………………………………………………………… 3 ………………………………………………………………… 4 …………………………………………………………… 4 ……………………………………………………………… 4 課程設計原理 ………………………………………………………………… 4 課程設計相關圖 ……………………………………………………………… 5 課程設計程序 ………………………………………………………………… 6 課程設計的結果 ……………………………………………………………… 14 課程設計的波形仿真 ………………………………………………………… 15 ………………………………………… 15 …………………………………………………………………… 17 3 摘 要 在硬件電子電路設計領域中，電子設計自動化（ EDA）工具已成為主要的設計手段 ，而 VHDL 語言是 EDA 的關鍵技術之一，它采用自頂向下的設計方法，即從系統(tǒng)總體出發(fā)，自上至下地將設計任務分為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設計。 本課設主要是基于 FPGA 的 128X64 的液晶顯示控制器?？刂撇糠植捎?VHDL 語言編寫，主體程序采用狀態(tài)機作為主要控制方式。 關鍵字： VHDL,狀態(tài)機， 12864 4 1 課程設計的目的 通過對 液晶屏 的安裝調試，需學習掌握： （ 1） 液晶屏顯示文字 的整體設計流程。 （ 2） Quartus2 軟件的調試方法及相關工具的使用。 （ 3） 液晶屏 LCD12864的使用方法。 （ 4） 各種常見元器件的選擇及使用。 2 課程設計題目描述和要求 題目描述： 頻率計 的設計 制作要求：用 VHDL 編程控制 LCD12864顯示的 頻率計 。 （ 1） 用 LCD12864 顯示“頻率及姓名”等內容。 （ 2） 顯示過程：實驗板通電開機后，下載運行之后， LCD顯示器顯示“ 頻率及姓名 ”，本組成員等內容。 （ 3） 熟悉單片機系統(tǒng)的工作原理及調測方法。軟硬件安裝調測完成后根據系統(tǒng)的工作原理、過程、測試數據及遇到的問題與處理情況、體會等完成課設報告。 3 課程設計報告內容 課 程 設計原理 該設計分為三個模塊：信號源模塊 ,頻率計模塊，顯示模塊。通過軟件程序下載運行在 LCD上顯示頻率等信息。 采用一個標準的基準時鐘，在單位時間如（ 1s）里對被測信號的脈沖數進行計數，即為信號的頻率。由于閘門起始和結束時刻對于信號來說是隨機的，將會有一個脈沖周期的量化誤差。進一步分析測量準確度：設待測信號脈沖周期為 TX，頻率為 FX，當測量時間為 T=1s 時，測量精度為 amp。=TX/T =1/FX..由此可知直接測頻法的測量準確度與信號的頻率有關：當代側信號頻率較高 5 時，測量準確度也較高。反之測量準確度較低。因此直接測頻 法適合頻率較高的信號，不能滿足在整個測量頻段內的測量進度保持不變的要求。若要得到整個頻段內較高的精確度，應該考慮等精度測量等其他方法。 最后將測得的頻率送到顯示部分顯示。 （ 1）頂層原理圖 （ 2）頻率計原理圖 6 （ 3） 引腳匹配 （ 4）硬件電路 （信號 源 是為了產生 1HZ的門控信號和待測的定頻信號，而對輸入系統(tǒng)時鐘 clk(50MHZ)進行分頻的模塊）： LIBRARY IEEE。 USE 。 7 USE 。 ENTITY CNT IS PORT(CLK :IN STD_LOGIC。 FREQ1 :OUT STD_LOGIC。 FREQ488 :OUT STD_LOGIC。 FREQ1953 :OUT STD_LOGIC。