lcd課程設(shè)計(jì)---128x64液晶顯示程序設(shè)計(jì)-展示頁(yè)
2025-01-21 04:33本頁(yè)面
【正文】 關(guān)：當(dāng)代側(cè)信號(hào)頻率較高 5 時(shí)，測(cè)量準(zhǔn)確度也較高。由于閘門起始和結(jié)束時(shí)刻對(duì)于信號(hào)來說是隨機(jī)的，將會(huì)有一個(gè)脈沖周期的量化誤差。通過軟件程序下載運(yùn)行在 LCD上顯示頻率等信息。軟硬件安裝調(diào)測(cè)完成后根據(jù)系統(tǒng)的工作原理、過程、測(cè)試數(shù)據(jù)及遇到的問題與處理情況、體會(huì)等完成課設(shè)報(bào)告。 （ 2） 顯示過程：實(shí)驗(yàn)板通電開機(jī)后，下載運(yùn)行之后， LCD顯示器顯示“ 頻率及姓名 ”，本組成員等內(nèi)容。 2 課程設(shè)計(jì)題目描述和要求 題目描述： 頻率計(jì) 的設(shè)計(jì) 制作要求：用 VHDL 編程控制 LCD12864顯示的 頻率計(jì) 。 （ 3） 液晶屏 LCD12864的使用方法。 關(guān)鍵字： VHDL,狀態(tài)機(jī)， 12864 4 1 課程設(shè)計(jì)的目的 通過對(duì) 液晶屏 的安裝調(diào)試，需學(xué)習(xí)掌握： （ 1） 液晶屏顯示文字 的整體設(shè)計(jì)流程。 本課設(shè)主要是基于 FPGA 的 128X64 的液晶顯示控制器。 五、進(jìn)程安排 第 1 天 理論講解，材料發(fā)放，學(xué)生進(jìn)行元器件清理并檢測(cè)； 第 2天 安裝焊接，電路調(diào)試，硬件故障排查； 第 3 天，軟件編程調(diào)試； 第 45 天 調(diào)測(cè)，驗(yàn)收，評(píng)分。 0 《 CPLD/FPGA 》 課程設(shè)計(jì)報(bào)告 題 目： 128X64 液晶顯示程序設(shè)計(jì) 院 （系）： 信息科學(xué)與工程學(xué)院 專業(yè)班級(jí)： 通信 1001 班 學(xué)生姓名： 訚 鵬 學(xué) 號(hào)： 20221181021 同組學(xué)生 ： 秦 佩 指導(dǎo)教師： 吳 莉 20 13 年 10 月 14 日至 20 13 年 10 月 25 日 華中科技大學(xué)武昌分校制 1 128X64 液晶顯示程序設(shè)計(jì) 課程設(shè)計(jì)任務(wù)書 一、設(shè)計(jì)（調(diào)查報(bào)告 /論文）題目 128X64 液晶顯示程序設(shè)計(jì) 二、設(shè)計(jì)（調(diào)查報(bào)告 /論文）主要內(nèi)容 下述設(shè)計(jì)內(nèi)容需由學(xué)生個(gè)人獨(dú)立完成： 1．設(shè)計(jì) EP1C6Q240C8控制 128X64 液晶屏顯示 電路原理圖； 2．分析 128X64 液晶工作原理 ； 3．能按要求進(jìn)行元器件的焊接； 4. 能正確處理安裝與調(diào)試過程中所遇到的問題； 三、原始資料 1. 通信與電子系統(tǒng)實(shí)驗(yàn)指導(dǎo)書； 2. 128X64 液晶顯示 電路制作套件。 四、要求的設(shè)計(jì)（調(diào)查 /論文）成果 1．元件布局美觀，硬件焊接可靠，無(wú)虛焊，短路； 2. 能在液晶屏上正確顯示相關(guān)文字信息； 3．結(jié)合實(shí)際編出具有特色功能程序，程序結(jié)構(gòu)合理，語(yǔ)言簡(jiǎn)潔，格式規(guī)范，注釋詳細(xì)； 4. 按要求完成課程設(shè)計(jì)報(bào)告，格式 符合學(xué)校規(guī)范標(biāo)準(zhǔn)，字?jǐn)?shù)不少于 2022字。 六、主要參考資料 [1] 陳曦 . 通信與電子系統(tǒng)實(shí)驗(yàn)指導(dǎo)書 ,武漢 :華中科技大學(xué)武昌分校 . [2] 譚會(huì)生 .EDA技術(shù)及應(yīng)用 ,西安：西安電子科技大學(xué)出版社 ,2022. [3] 潘松，黃繼業(yè) .EDA技術(shù)與 VHDL,北京 :清華大學(xué)出版社 ,2022. 指導(dǎo)教師（簽名）： 20 年 月 日 2 目 錄 摘 要………………………………………………………………………………… 3 ………………………………………………………………… 4 …………………………………………………………… 4 ……………………………………………………………… 4 課程設(shè)計(jì)原理 ………………………………………………………………… 4 課程設(shè)計(jì)相關(guān)圖 ……………………………………………………………… 5 課程設(shè)計(jì)程序 ………………………………………………………………… 6 課程設(shè)計(jì)的結(jié)果 ……………………………………………………………… 14 課程設(shè)計(jì)的波形仿真 ………………………………………………………… 15 ………………………………………… 15 …………………………………………………………………… 17 3 摘 要 在硬件電子電路設(shè)計(jì)領(lǐng)域中，電子設(shè)計(jì)自動(dòng)化（ EDA）工具已成為主要的設(shè)計(jì)手段 ，而 VHDL 語(yǔ)言是 EDA 的關(guān)鍵技術(shù)之一，它采用自頂向下的設(shè)計(jì)方法，即從系統(tǒng)總體出發(fā)，自上至下地將設(shè)計(jì)任務(wù)分為不同的功能模塊，最后將各功能模塊連接形成頂層模塊，完成系統(tǒng)硬件的整體設(shè)計(jì)?？刂撇糠植捎?VHDL 語(yǔ)言編寫，主體程序采用狀態(tài)機(jī)作為主要控制方式。 （ 2） Quartus2 軟件的調(diào)試方法及相關(guān)工具的使用。 （ 4） 各種常見元器件的選擇及使用。 （ 1） 用 LCD12864 顯示“頻率及姓名”等內(nèi)容。 （ 3） 熟悉單片機(jī)系統(tǒng)的工作原理及調(diào)測(cè)方法。 3 課程設(shè)計(jì)報(bào)告內(nèi)容 課 程 設(shè)計(jì)原理 該設(shè)計(jì)分為三個(gè)模塊：信號(hào)源模塊 ,頻率計(jì)模塊，顯示模塊。 采用一個(gè)標(biāo)準(zhǔn)的基準(zhǔn)時(shí)鐘，在單位時(shí)間如（ 1s）里對(duì)被測(cè)信號(hào)的脈沖數(shù)進(jìn)行計(jì)數(shù)，即為信號(hào)的頻率。進(jìn)一步分析測(cè)量準(zhǔn)確度：設(shè)待測(cè)信號(hào)脈沖周期為 TX，頻率為 FX，當(dāng)測(cè)量時(shí)間為 T=1s 時(shí)，測(cè)量精度為 amp。反之測(cè)量準(zhǔn)確度較低。若要得到整個(gè)頻段內(nèi)較高的精確度，應(yīng)該考慮等精度測(cè)量等其他方法。 （ 1）頂層原理圖 （ 2）頻率計(jì)原理圖 6 （ 3） 引腳匹配 （ 4）硬件電路 （信號(hào) 源 是為了產(chǎn)生 1HZ的門控信號(hào)和待測(cè)的定頻信號(hào)，而對(duì)輸入系統(tǒng)時(shí)鐘 clk(50MHZ)進(jìn)行分頻的模塊）： LIBRARY IEEE。 7 USE 。 FREQ1 :OUT STD_LOGIC。 FREQ1953 :OUT STD_LOGIC。 FREQ31250:OUT STD_LOGIC。 FREQ500K :OUT STD_LOGIC)。 ARCHITECTURE BEHV OF CNT IS SIGNAL TEMP: STD_LOGIC_VECTOR(19 DOWNTO 0)。EVENT AND CLK=39。 THEN
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1