觸發(fā)器與時序邏輯電路教學課件ppt(已修改)
2024-12-20 12:13 本頁面
【正文】 武漢工程大學 電工教研室 第 10章 觸發(fā)器與時序邏輯電路 返回 雙穩(wěn)態(tài)觸發(fā)器 寄存器 計數(shù)器 單穩(wěn)態(tài)觸發(fā)器 多諧振蕩器 目 錄 時序邏輯電路的輸出狀態(tài)不僅決定于當時的輸入狀 態(tài)，而且與電路原來的狀態(tài)有關(guān)，具有記憶功能。 觸發(fā)器是時序邏輯電路的基本單元 組合邏輯電路的輸出狀態(tài)完全由當時的輸入變量的組合狀態(tài)決定，與電路的原狀態(tài)無關(guān)。 概述 返回 觸發(fā)器按邏輯功能可分為：雙穩(wěn)態(tài)觸發(fā)器、單 穩(wěn)態(tài)觸發(fā)器、無穩(wěn)態(tài)觸發(fā)器（多諧振蕩器）。 雙穩(wěn)態(tài)觸發(fā)器中又包含 RS觸發(fā)器 、 JK觸發(fā)器 、 D觸發(fā)器和 T觸發(fā)器 等。 雙穩(wěn)態(tài)觸發(fā)器 返回 R S 觸 發(fā) 器 RS觸發(fā)器 amp。 G1 amp。 G2 由兩個與非門交叉連接而成 Q Q DR DS返回 DS DR0 1 1 0 1 1 0 0 1 0 不變 不定 Q amp。 G1 amp。 G2 Q Q DR DS返回 輸入 SD=0, RD=1 時 若原狀態(tài)： 1Q0Q ??1 0 1 0 1 0 1 1 輸出變?yōu)椋? 0Q1Q ??amp。 G1 amp。 G2 Q QDR DS返回 輸入 SD=0, RD=1時 若原狀態(tài)： 0Q1Q ??0 0 1 1 0 1 0 1 輸出保持： 0Q1Q ??amp。 G1 amp。 G2 Q QDR DS返回 0,1 ?? DD SR 時，觸發(fā)器原狀態(tài)若為“ 0” ， 則新狀態(tài)為“ 1” 。若原狀態(tài)為“ 1” ，則新狀 態(tài)仍為“ 1” 。即無論原狀態(tài)如何，基本 RS觸 發(fā)器都輸出“ 1” ，所謂“ 置位 ”狀態(tài)。 返回 0,1 ?? DD RS時 考慮到電路的對稱性，觸發(fā)器的輸出狀態(tài)應(yīng)為“ 0” ，即所謂“ 復(fù)位 ”狀態(tài)。 DRDS直 接 復(fù) 位 端（ RESET） 直 接 置 位 端（ SET） 低電平有效 返回 輸入 RD=1, SD=1時 若原狀態(tài)： 1 0 1 1 1 0 0 1 輸出保持原狀態(tài)： 0Q1Q ??0Q1Q ??amp。 G1 amp。 G2 Q QDR DS返回 輸入 RD=1, SD=1時 若原狀態(tài)： 1Q0Q ??0 1 1 1 0 1 1 0 輸出保持原狀態(tài)： 1Q0Q ??amp。 G1 amp。 G2 Q QDR DS返回 結(jié) 論 時，觸發(fā)器原狀態(tài)若為“ 0” ， 則新狀態(tài)為“ 0” 。若原狀態(tài)為“ 1” ，則新狀態(tài) 仍為“ 1” 。即無論原狀態(tài)如何，基本 RS觸發(fā)器 輸出都保持原狀態(tài)不變。 1,1 ?? DD SR返回 輸入 RD=0, SD=0時 0 0 1 1 輸出全是 1與邏輯功能相矛盾 且當 同時變?yōu)?1時，速度快的門輸出先變?yōu)?0，另一個不變。輸出狀態(tài)由偶然因素決定。 amp。 G1 amp。 G2 Q QDR DS0?? DD SR返回 結(jié) 論 輸入 RD=0, SD=0時，基本 RS觸發(fā)器的輸出 不定，屬于禁止出現(xiàn)的狀態(tài)。 基本 RS觸發(fā)器的置位、復(fù)位和保持不變的 邏輯功能，可實現(xiàn)數(shù)碼的存儲和記憶。由于有 禁態(tài)，所以使用受到一定限制 。 返回 圖形符號 DRDS低電平有效 Q Q 返回 RS觸發(fā)器 （時鐘 RS觸發(fā)器） amp。 c amp。 d Q QDR DSamp。 a amp。 b R S C 時鐘信號 直接 復(fù)位端 直接 置位端 返回 注意 DR DS （直接復(fù)位端）和 （直接 置位端）可以不受時鐘信號的控制 直接給輸出 復(fù)位 （ 輸出 0） 或 置位 （ 輸出 1）。一般用于在開始工作時 設(shè)定初始工作狀態(tài) ，而在工作過程 中一般不使用 。因為它們都是低電 平有效的信號，所以不用時應(yīng)接高 電平。 返回 amp。 c amp。 d Q QDR DSamp。 a amp。 b R S C C=0及 R=S=0時 0 1 1 觸發(fā)器保持原態(tài) 返回 C=1， R=0、 S=1時 1 amp。 c amp。 d Q QDR DSamp。 a amp。 b R S C 0 1 1 0 1 1 0 新狀態(tài)是 1 返回 C=1， R= S=0時 1 amp。 c amp。 d Q QDR DSamp。 a amp。 b R S C 1 0 0 1 0 1 1 新狀態(tài)是 0 返回 C=1， R= S=1時 1 amp。 c amp。 d Q QDR DSamp。 a amp。 b R S C 1 1 0 0 1 1 1 新狀態(tài)不定 返回 邏輯功能表 R S Qn +10 0 Qn0 1 11 0 01 1 不定Qn+1 第 n+1個時鐘脈沖到來后的新狀態(tài) Qn 第 n+1個時鐘脈沖到來之前的原狀態(tài) 返回 邏 輯 符 號 DRDSS R C Q Q 返回 例：畫出 RS觸發(fā)器的輸出波形 。 C R S Q QSet Reset 使輸出全為 1 C撤去后 狀態(tài)不定 返回 可控 RS觸發(fā)器的計數(shù)功能
教學課件相關(guān)推薦
鄂ICP備17016276號-1