【正文】 第 5章 時(shí)序邏輯電路的分析與設(shè)計(jì) X Z Q W 組合電路 存儲(chǔ)電路 外部輸入信號(hào) 外部輸出信號(hào) 驅(qū)動(dòng)信號(hào) 狀態(tài)信號(hào) 時(shí)序電路的框圖： 描述時(shí)序電路的三組方程： 輸出方程 : Z(tn)=F[X(tn),Q (tn)] 驅(qū)動(dòng)方程 : W(tn)=G[X(tn),Q (tn)] 狀態(tài)方程 : Q(tn+1)=H[W(tn),Q (tn)] 時(shí)序電路分類： 根據(jù)存儲(chǔ)單元的狀態(tài)改變是否在 統(tǒng)一 的 時(shí)鐘脈沖 控制下 同時(shí) 發(fā)生來(lái)分： 同步 時(shí)序電路； 異步 時(shí)序電路。 根據(jù)輸出信號(hào)的特點(diǎn)來(lái)分： 米里 (Mealy)型 ：輸出信號(hào) 不僅僅 取決于存儲(chǔ)電路的狀 態(tài)，而且還取決于外部輸入信號(hào)。 摩爾 (Moore)型 ：輸出信號(hào) 僅僅 取決于存儲(chǔ)電路的狀態(tài)， 而和該時(shí)刻的外部輸入信號(hào)無(wú)關(guān)。 MSI構(gòu)成的時(shí)序邏輯電路 寄存器和移位寄存器 一 . 寄存器 寄存器用途 : 暫時(shí)存放二進(jìn)制數(shù)碼 . 寄存器作為一個(gè)邏輯部件來(lái)使用 ,一般都包含有觸發(fā)器 堆和控制電路兩個(gè)部分 . 4位 D觸發(fā)器寄存器 (74175) 1D C1 Q Q R 1D C1 Q Q R 1D C1 Q Q R 1D C1 Q Q R 1 1 CP RD d1 d2 d3 d4 Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 輸入 輸出 RD CP d Qn+1 Qn+1 0 0 1 1 ↑ 1 1 0 1 ↑ 0 0 1 1 0 Qn Qn Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 d1 d2 d3 d4 1D R C1 RD CP 具有 三態(tài)輸出 的四位 緩沖 數(shù)據(jù)寄存器 (74173) 74173功能表 RD CP G1 G2 M N Q1 Q2 Q3 Q4 1 0 0 0 0 0 0 0 0 0 0 0 d1 d2 d3 d4 0 1 0 0 Q1 Q2 Q3 Q4 0 1 0 0 Q1 Q2 Q3 Q4 1 1 Z 1D ? ▽ d1 Q1 d2 Q2 d3 Q3 d4 Q4 M N G1 G2 CP amp。 amp。 R EN C1 RD ?：為緩沖器符號(hào)； ： 三態(tài)符號(hào) 。 ? 二、 移位寄存器 功能 : 存放代碼 。 移位 . 分類 : 按移位方向分類 : ① 單向移位寄存器 。 ② 雙向移位寄存器 . 按輸入輸出的方式分類 : ① 串入 串出 。 ② 串入 并出 。 ③ 并入 串出 。 ④ 并入 并出 . 串入：代碼序列從第一級(jí)逐位輸入。 并入：用預(yù)置的方式把一組代碼序列同時(shí)存入移位 寄存器中 單向移位寄存器 1) 串入 串 /并出單向移存器 移位寄存器中的存儲(chǔ)電路可用時(shí)鐘控制的無(wú)空翻的 D、 RS或 JK觸發(fā)器組成。 移位寄存器組成 : 串出：經(jīng)移位從末級(jí)逐位輸出。 并出：從各級(jí)觸發(fā)器 Q（ Q）端同時(shí)取出。 各觸發(fā)器的狀態(tài)方程為 : nn QDQ 0111 ???nn QDQ 121 2 ???nn QDQ 2 31 3 ???In VDQ ??? 0101D C1 Q F0 1D C1 Q F1 1D C1 Q F2 1D C1 Q F3 Vi 串行輸入 CP 移位脈沖 Q0 Q1 Q2 Q3 串行 輸出 V0 并行輸出 a）在連續(xù)四個(gè) CP脈沖后 , 在 Q0、 Q Q2和 Q3端得到 并行輸出信號(hào)； b）若再連續(xù)輸入 3個(gè) CP脈沖 ,可在串行輸出端得到串行 輸出信號(hào) . CP Vi Q0 Q1 Q2 Q3 1 0 1 1 0 1 0 1 1 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 各觸發(fā)器初態(tài) 為 0, Vi依次輸入 1→0→1→1時(shí)的 波形圖 2) 串 /并入 串出單向移存器 R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D0 SD amp。 D1 SD amp。 D2 SD amp。 D3 SD RD Vi CP 接收 V0 串行 輸出 串行 輸入 移位 脈沖 F0 F1 F2 F3 并行輸入 工作原理： a) 串行輸入 R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D0 SD amp。 D1 SD amp。 D2 SD amp。 D3 SD RD Vi CP 接收 V0 串行 輸出 串行 輸入 移位 脈沖 0 1 1 1 1 1 并行輸入 b) 并行輸入 : R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q R S 1D C1 Q amp。 D0 SD amp。 D1 SD amp。 D2 SD amp。 D3 SD RD Vi CP 接收 V0 串行 輸出 串行 輸入 移位 脈沖 0 0 1 1 1 1 0 0 0 0 ① 清零 ② 接收 (以 D0D1D2D3=1010為例 ) 11111 1 0 0 0 0并行輸入 雙向移位寄存器 多功能雙向移位寄存器 74194 3,4D D0 Q1 Q2 Q3 Q0 R RD 1,4D 3,4D 3,4D 3,4D 2,4D D1 D2 D3 DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 RD SA SB CP 功能 0 清零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行置數(shù) ↑ ↑ ↑ ↑ 注意： 清零為 異步 ； 置數(shù)為 同步 。 74194邏輯電路結(jié)構(gòu)示意： 1D Q C1 Fi D0 D1 D2 D3 A1 A0 SA SB 1D Q C1 Fi+1 1D Q C1 Fi1 Qi1 Qi Qi+1 Qi+1 Qi Qi1 Di CP R R R RD 用兩片 74194接成八位雙向移位寄存器 3,4D D0 Q1 Q2 Q3 Q0 R RD 1,4D 3,4D 3,4D 3,4D 2,4D D1 D2 D3 DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194(1) 3,4D D4 Q5 Q6 Q7 Q4 R 1,4D 3,4D 3,4D 3,4D 2,4D D5 D6 D7 DSR DSL C4 1→/2← 1 0 } M 0 3 SRG4 74194(2) 三、移位寄存器的應(yīng)用舉例 3,4D Q1 Q2 Q3 Q0 R RD 1,4D 3,4D 3,4D 3,4D 2,4D DSR DSL C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194(1) 3,4D Q5 Q6 Q7 Q4 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SRG4 74194(2) amp。 BIN/OCT 7 6 5 4 3 2 1 0 1 2 4 1 A0 A1 A2 74138 EN 1 Z’ Z 1 1 例如 :A2A1A0=110時(shí)的工作波形 CP Z 再如 :A2A1A0=011時(shí)的工作波形 CP Z 當(dāng) 3線 — 8線譯碼器的地址碼為 N時(shí) ,可以得到 N+1分頻 的輸出脈沖 (1N7) 2. 串行加法器 n位移存器 (1) n位移存器 (2) n+1位移存器 (3) FA Q 1D C1 R Xn Yn DSR DSR Ci1 Ci Si xi yi Z n+1 n n 置數(shù) 清零 移位 脈沖 串行 輸出 并行 輸出 3. 串行累加器 n位移存器 (1) n位移存器 (2) FA Q 1D C1 R Xn Ci1 Ci Si xi yi n 清零 移位 脈沖 串行 輸出 并行 輸出 Z n 置數(shù) 脈沖 工作原理 : (1)輸入清零脈沖 ,使移位寄存器和進(jìn)位觸發(fā)器清零 。 (2)輸入置數(shù)脈沖 ,將第一組數(shù)據(jù) X1并行存入移位寄 存器 (1)。 (3)輸入 n個(gè)移位脈沖 ,X1以串行的形式通過(guò)全加器 ,被 存入移位寄存器 (2)。 (4)再輸入置數(shù)脈沖 ,將第二組數(shù)據(jù) X2并行存入移位寄 存器 (1)。 (5)隨后輸入 n個(gè)移位脈沖 ,移位寄存器 (2)中的數(shù)據(jù) ,即 為 X1和 X2的和 . 計(jì)數(shù)器 計(jì)數(shù)器功能 : 統(tǒng)計(jì)輸入脈沖的個(gè)數(shù) . 計(jì)數(shù)器除了直接用于計(jì)數(shù)外 ,還可以用于定時(shí)器、分頻器、程序控制器、信號(hào)發(fā)生器等多種數(shù)字設(shè)備中 . 計(jì)數(shù)器分類： A：同步計(jì)數(shù)器；異步計(jì)數(shù)器。 B：二進(jìn)制計(jì)數(shù)器；非二進(jìn)制計(jì)數(shù)器。 一、 同步二進(jìn)制計(jì)數(shù)器 1. 電路組成和邏輯功能分析 以 四位 同步 二進(jìn)制 加法 計(jì)數(shù)器為例進(jìn)行討論 . CP: 計(jì)數(shù)脈沖 。 Q3Q2Q1Q0: 計(jì)數(shù)器的輸出狀態(tài) 。 C: 計(jì)數(shù)器的進(jìn)位標(biāo)志 . 1J 1K C1 F0 Q Q0 T0=1 1J 1K C1 F1 Q Q1 T1 1J 1K C1 F2 Q Q2 T2 1J 1K C1 F0 Q