前瞻網(wǎng)路安全處理器及相關(guān)soc設(shè)計(jì)與測(cè)試技術(shù)研發(fā)(已修改)
2025-10-23 11:02 本頁(yè)面
【正文】 前瞻網(wǎng)路安全處理器及相關(guān) SOC設(shè)計(jì)與測(cè)試技術(shù)研發(fā) 分項(xiàng)計(jì)畫 B 以網(wǎng)路安全處理器為應(yīng)用之 SOC設(shè)計(jì)平臺(tái)的系統(tǒng)整合、 晶片規(guī)畫與合成之自動(dòng)化技術(shù)之研發(fā) JenqKuen Lee TingTing Hwang 計(jì)畫目標(biāo) ? 整合清大積體電路設(shè)計(jì)技術(shù)研發(fā)中心 (DTC)的 SOC設(shè)計(jì)技術(shù)與研發(fā)人力 – 研究開發(fā)一個(gè)前瞻網(wǎng)路安全處理器架構(gòu)、設(shè)計(jì)平臺(tái) 、與晶片原型 – 研究開發(fā)相關(guān)的 SOC 設(shè)計(jì)、自動(dòng)合成、系統(tǒng)整合、偵錯(cuò)、驗(yàn)證、與測(cè)試的先進(jìn)技術(shù) – 所開發(fā)的各項(xiàng)相關(guān)技術(shù)將可應(yīng)用於其他 SOC的設(shè)計(jì)、驗(yàn)證、與測(cè)試並加強(qiáng)其優(yōu)異性，有助於先進(jìn) SOC產(chǎn)品之開發(fā) – 契合矽導(dǎo)國(guó)家型計(jì)畫目標(biāo) 計(jì)畫架構(gòu) 前瞻網(wǎng)路安全處理器及相關(guān)SOC 設(shè)計(jì)與測(cè)試技術(shù)研發(fā)B. 以網(wǎng)路安全處理器為應(yīng)用之 SO C 設(shè)計(jì)平臺(tái)的系統(tǒng)整合、晶片規(guī)劃與合成之自動(dòng)化技術(shù)之研發(fā)( 李政崑教授 ,清大資工 )C. 網(wǎng)路安全處理器系統(tǒng)之測(cè)試、偵錯(cuò)與診斷技術(shù)之研發(fā)( 張慶元教授 ,清大電機(jī) )A. 網(wǎng)路安全處理器之 SO C 設(shè)計(jì)平臺(tái)架構(gòu)開發(fā)與驗(yàn)證 ( 吳誠(chéng)文教授 , 清大電機(jī) )1 . 網(wǎng)路安全處理器平臺(tái)之系統(tǒng)整合與晶片規(guī)劃技術(shù)之研發(fā) ( 吳中浩教授 , 清大資工 )1 . 網(wǎng)路安全處理器之 SO C 架構(gòu)與設(shè)計(jì)平臺(tái)的開發(fā)及驗(yàn)證 ( 吳誠(chéng)文教授 , 清大電機(jī) )2 . 應(yīng)用於網(wǎng)路安全處理器系統(tǒng)之 SO C 設(shè)計(jì)流程的開發(fā) ( 分包工研院系統(tǒng)晶片技術(shù)中心 )2 . 網(wǎng)路安全處理器的低功率之合成、指令管理與編譯器之設(shè)計(jì) ( 李政崑、 黃婷婷教授 , 清大資工 )2 . 網(wǎng)路安全處理器系統(tǒng)之功率消耗管理與評(píng)估技術(shù) ( 黃錫瑜教授 , 清大電機(jī) )1 . 網(wǎng)路安全處理器系統(tǒng)之測(cè)試與診斷技術(shù)研發(fā)( 吳誠(chéng)文教授 , 張慶元教授清大電機(jī) )3 . 網(wǎng)路安全處理器系統(tǒng)之內(nèi)嵌式記憶體核心技術(shù)( 分包創(chuàng)意電子公司 )3 . 網(wǎng)路安全處理器系統(tǒng)之功能性測(cè)試圖樣自動(dòng)產(chǎn)生技術(shù)研發(fā) ( 張慶元教授 , 清大電機(jī) ) 第二、三年度3 . 網(wǎng)路安全處理器電路雜訊分析與消除 ( 張世杰教授, 清大資工 )4 . 網(wǎng)路安全處理器之低功率高效能可變電壓技術(shù)( 黃柏鈞教授 , 清大電機(jī) )4 . 網(wǎng)路安全處理器系統(tǒng)原型實(shí)做 ( 分包源捷、創(chuàng)意或智原科技公司 )總計(jì)畫 ( 人力、經(jīng)費(fèi) )第一年度 : 1 6 . 8 % , 2 8 . 8 %第二年度 : 1 3 . 4 % , 2 3 . 7 %第三年度 : 1 3 . 4 % , 2 3 . 0 %( 人力、經(jīng)費(fèi) )第一年度 : 2 5 . 5 % , 1 9 . 7 %第二年度 : 2 7 . 6 % , 1 8 . 0 %第三年度 : 2 7 . 6 % , 1 6 . 9 %( 人力、經(jīng)費(fèi) )第一年度 : 4 8 . 0 % , 3 4 . 1 %第二年度 : 4 1 . 2 % , 2 9 . 1 %第三年度 : 4 1 . 2 % , 2 7 . 2 %( 人力、經(jīng)費(fèi) )第一年度 : 9 . 6 % , 1 7 . 5 %第二年度 : 1 7 . 8 % , 2 9 . 2 %第三年度 : 1 7 . 8 % , 3 2 . 9 %分項(xiàng)計(jì)畫 B主持人經(jīng)歷 主持人 現(xiàn)職 專長(zhǎng)及經(jīng)歷 李政崑 清華大學(xué)資訊工程 教授兼副系主任 ? 專長(zhǎng) : Compilers ? ICPP Most Original Paper Award, 1997 ? 指導(dǎo)博士班學(xué)生榮獲 1999年中華民國(guó)資訊協(xié)會(huì)最佳博士論文佳作奬 ? 教育部產(chǎn)學(xué)合作奬 (89學(xué)年度 ) 吳中浩 清華大學(xué)資訊工程 教授 ? 專長(zhǎng) : 設(shè)計(jì)自動(dòng)化、大型積體電路之設(shè)計(jì)方法 ? 美國(guó)加州大學(xué) IRVINE 分校博士 ? 多篇 IEEE and ACM transactions 著作 ? 訪問學(xué)人在 Quickturn Desifn Systems Inc.,19951996 黃婷婷 清華大學(xué)資訊工程 教授 ? 專長(zhǎng) : Low power design, synthesis, and FPGA design ? 賓州州立大學(xué)資訊系博士 ? 國(guó)科會(huì)計(jì)畫 單晶片系統(tǒng)之邏輯合成技術(shù)研究 (88/0791/08 ) 張世杰 清華大學(xué)資訊工程 教授 ? 專長(zhǎng) : VLSI design, VLSI design automation ? :University of California at Santa Barbara ? 國(guó)科會(huì)計(jì)畫 連結(jié)佈局與佈局後的邏輯 /實(shí)體共同合成與優(yōu)化 黃柏鈞 清華大學(xué)電機(jī)系 助理教授 ? 專長(zhǎng) :類比積體電路 ,通訊積體電路 ? 國(guó)立中央大學(xué)電機(jī)工程研究所博士 ? 聯(lián)發(fā)科技線路設(shè)計(jì)部副理 ? 獲得多項(xiàng)美國(guó)專利在積體電路領(lǐng)域 分項(xiàng)計(jì)畫 B綜覽 前瞻網(wǎng)路安全處理器規(guī)格A rc hi t e c t ureD e ve l opm e nt(A .1)SO CPl at f o rm(A . 2 , A . 3 )I P C e n t r i c C h i pP l a n n i n g ( A a l l , B .1,B .3)D FTPl an n i n g(C. 1 )D F T P re p a ra t i o nfo r I P s (C. 1 )RT LT es t ab i l i t y(C. 3 )P ow e rE s t i m a t i ona ndM a na g e m e nt(, )L o g i c Sy n t h es i s , V eri f i cat i o n an d N o i s e A n al y s i s (B. 3 )FPG A Pro t o t y p i n g
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1