【正文】 CP15協(xié)處理器 第四章 預(yù)習(xí)檢查 什么是 cache？ Cache有哪兩種寫方式？ MMU的功能是什么？ 2 本章目標(biāo) 了解 ARM存儲(chǔ)器組織結(jié)構(gòu) 了解 S3C2440A的 cache基本工作原理 了解 MMU基本工作原理，與地址映射 本章結(jié)構(gòu) CP15協(xié)處理器 協(xié)處理器 CP15結(jié)構(gòu)和功能 高速 Cache 內(nèi)存管理單元 MMU 快速上下文切換 ARM存儲(chǔ)器 61 ARM存儲(chǔ)器 ARM存儲(chǔ)系統(tǒng)有非常靈活的體系結(jié)構(gòu)，可以適應(yīng)不同的嵌入式應(yīng)用系統(tǒng)的需要。 ARM存儲(chǔ)器系統(tǒng)可以使用簡(jiǎn)單的平板式地址映射機(jī)制，也可以使用其他技術(shù)提供功能更為強(qiáng)大的存儲(chǔ)系統(tǒng)。 提供多種類型的存儲(chǔ)器件，如 FLASH、 ROM、 SRAM等； Caches技術(shù)； 寫緩存技術(shù) (write buffers)； 虛擬內(nèi)存和 I／ O地址映射技術(shù)。 61 ARM存儲(chǔ)器 大多數(shù)的系統(tǒng)通過下面的方法之一實(shí)現(xiàn)對(duì)復(fù)雜存儲(chǔ)系統(tǒng)的管理。 使能 Cache，縮小處理器和存儲(chǔ)系統(tǒng)速度差別，從而提高系統(tǒng)的整體性能。 引入存儲(chǔ)保護(hù)機(jī)制，增強(qiáng)系統(tǒng)的安全性。 引入一些機(jī)制保證將 I／ O操作映射成內(nèi)存操作后，各種 I／ O操作能夠得到正確的結(jié)果。 61 ARM存儲(chǔ)器 8051的結(jié)構(gòu) 61 ARM存儲(chǔ)器 s32440的結(jié)構(gòu) 61 ARM存儲(chǔ)器 存儲(chǔ)器的層次結(jié)構(gòu) 62 協(xié)處理器 CP15 CPl5，即通常所說的系統(tǒng)控制協(xié)處理器 (System Control Coprocesssor)。它負(fù)責(zé)完成大部分的存儲(chǔ)系統(tǒng)管理。 Cache ARM 內(nèi)核 地址 地址 寫緩沖 MMU 或 MPU 數(shù)據(jù)讀 數(shù)據(jù)寫 數(shù)據(jù) 控制邏輯 CP15 AMBA 總線 接口 JTAG 及非 AMBA信號(hào) AMBA 接口 62 協(xié)處理器 CP15 CPl5包含 l6個(gè) 32位寄存器，其編號(hào)為 0～ 15。 CPl5中的寄存器可能是只讀的，也可能是只寫的，還有一些是可讀可寫的。在對(duì)協(xié)處理器寄存器進(jìn)行操作時(shí)，需要注意以下幾個(gè)問題。 寄存器的訪問類型 (只讀／只寫／可讀可寫 )。 不同的訪問引發(fā)的不同功能。 相同編號(hào)的寄存器是否對(duì)應(yīng)不同的物理寄存器。 寄存器的具體作用。 621 CP15 寄存器訪問指令 通常對(duì)協(xié)處理器 CPl5的訪問使用以下兩種指令 MCR：將 ARM寄存器的值寫入 CPl5寄存器中； MRC：將 CPl5寄存器的值寫入 ARM寄存器中。 指令 MCR和 MRC指令訪問 CPl5寄存器使用通用語法 MCR{cond} p15, opcode1=0, Rd, CRm, CRm {, opcode2} MRC{cond} p15, opcode1=0, Rd, CRm, CRm {, opcode2} 622 CP15 中的寄存器 寄存器編號(hào) 基本作用 特殊用途 0 ID編號(hào) (只讀 ) ID和 Cache類型 1 控制位 各種控制位 2 存儲(chǔ)器保護(hù)和控制 MMU：地址轉(zhuǎn)換表基地址 MPU： Cache屬性設(shè)置 3 內(nèi)存保護(hù)和控制 MMU：域訪問控制 MPU：寫緩存控制 4 內(nèi)存保護(hù)和控制 保留 5 內(nèi)存保護(hù)和控制 MMU：錯(cuò)誤狀態(tài) MPU：訪問權(quán)限控制 6 內(nèi)存保護(hù)和控制 MMU：錯(cuò)誤狀態(tài) MPU：保護(hù)區(qū)域控制 7 Cache和寫緩存 Cache和寫緩存控制 8 內(nèi)存保護(hù)和控制 MMU： TLB控制 MPU：保留 9 Cache和寫緩存 Cache鎖定 10 內(nèi)存保護(hù)和控制 MMU： TLB鎖定 MPU：保留 11 保留 保留 12 保留 保留 13 進(jìn)程 ID 進(jìn)程 ID 14 保留 保留 15 芯片生產(chǎn)廠商定義 芯片生產(chǎn)廠商定義 623 寄存器 C0 操作碼 opcode2 對(duì)應(yīng)的標(biāo)識(shí)符寄存器 0b000 主標(biāo)識(shí)符寄存器 Ob001 Cache類型寄存器 其他 保留 寄存器 c0包含的是 ARM本身或芯片生產(chǎn)廠商的一些標(biāo)識(shí)信息 。 當(dāng)使用 MRC指令讀 c0寄存器時(shí) ， 根據(jù)第二個(gè)操作碼 opcode2的不同 ， 讀出的標(biāo)識(shí)符也是不同的 。 623 寄存器 C0 由生產(chǎn)商決定 (Implementor) 產(chǎn)品子編號(hào) (Varimant) Arm系統(tǒng)版本號(hào) (Architecture) 產(chǎn)品主編號(hào) (Primary Part Number) 處理器版本型號(hào) (Revision) 主標(biāo)識(shí)符寄存器 當(dāng)協(xié)處理器指令對(duì) CPl5進(jìn)行操作，并且操作碼 0pcode2時(shí)，處理器的主標(biāo)識(shí)符將被讀出。從主標(biāo)識(shí)符中，可以確定 ARM體系結(jié)構(gòu)的版本型號(hào)。 ? 如果 bit[15： 12]為 0x0，說明處理器是 ARM7之前的處理器； ? 如果 bit[15： 12]為 0x7，說明處理器為 ARM7處理器； ? 如果 bit[15： 12]為其他值，說明處理器為 ARM7之后的處理器。 ? bit[31： 24]：生產(chǎn)廠商的編號(hào) 30 24 23 20 19 16 15 4 3 0 623 寄存器 C0 Cache類型標(biāo)識(shí)符寄存器 對(duì)于指令 MRC來說，當(dāng)協(xié)處理器寄存器為 r0，而第二操作數(shù) opcode2為 0b001時(shí)，指令讀取值為 Cache類型，即可以將處理器的 Cache類型標(biāo)識(shí)符寄存器的內(nèi)容讀取到寄存器 r0中。 MCR P15 ， 0， r0， c0， c0， 1 623 寄存器 C0 Cache類型標(biāo)識(shí)符寄存器 Cache類型標(biāo)識(shí)符定義了關(guān)于 Cache的信息 ? 系統(tǒng)中的數(shù)據(jù) Cache和指令 Cache是分開的還是統(tǒng)一的。 ? Cache的容量、塊大小以及相聯(lián)特性。 ? Cache類型是直 (write． through)寫還是回寫 (write． back)。 ? 對(duì)于回寫 (write． back)類型的 Cache如何有效清除 Cache內(nèi)容。 ? Cache是否支持內(nèi)容鎖定。 623 寄存器 C0 000 屬性字段 S 數(shù)據(jù) Cache相關(guān)屬性 數(shù)據(jù) Cache相關(guān)屬性 Cache類型標(biāo)識(shí)符寄存器編碼格式 Cache類型標(biāo)識(shí)符定義了關(guān)于 Cache的信息： 31 29 28 25 24 23 12 11 0 624 寄存器 C1 SBZP/ UNP L4 RR V I Z F R S B L D P W C A M CPl5中的寄存器 C1包括以下控制功能： 禁止／使能 MMU以及其他與存儲(chǔ)系統(tǒng)有關(guān)的功能； 配置存儲(chǔ)系統(tǒng)以及刪處理器中相關(guān)的工作。 31 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 63 高速緩沖存儲(chǔ)器 Cache Cache存儲(chǔ)器是一個(gè)容量小但存取速度非?？斓拇鎯?chǔ)器 它保存最近用到的存儲(chǔ)器數(shù)據(jù)拷貝。 對(duì)于程序員來說， Cache是透明的。它自動(dòng)決定保存哪些數(shù)據(jù)、覆蓋哪些數(shù)據(jù)。 現(xiàn)在 Cache通常與處理器在同一芯片上實(shí)現(xiàn)。 Cache能夠發(fā)揮作用是因?yàn)槌绦蚓哂芯植啃蕴匦浴? 63 高速緩沖存儲(chǔ)器 Cache 謂局部性