第3章微處理器(已修改)
2024-10-28 08:10 本頁面
【正文】 1 第 3章 微處理器 2 主要內(nèi)容 ? 微處理器的一般結(jié)構(gòu)； ? 8086微處理器的組成、引腳功能； ? 8086的內(nèi)部寄存器和標(biāo)志位； ? 8086的存儲器組織； ? 實(shí)模式和保護(hù)模式的存儲器尋址； ? 80X86系列微處理器的結(jié)構(gòu)特點(diǎn)。 3 167。 微處理器的一般結(jié)構(gòu) 運(yùn)算器 算術(shù)邏輯運(yùn)算，由加法器和 (ALU) 一 些輔助邏輯電路組成 指令流控制 控制器 時(shí)序控制，產(chǎn)生節(jié)拍定時(shí)信號 指令譯碼和操作控制 寄存器組 存放臨時(shí)數(shù)據(jù)、運(yùn)算的中 間結(jié)果、運(yùn)算特征、操作數(shù)地址 性能： 8位 → 16位 → 32位 (主流 )→ 64位 (趨勢 ) 主要部件 4 167。 8086微處理器 主要內(nèi)容： ? 8086外部引線及功能； ? 8086的內(nèi)部結(jié)構(gòu)和特點(diǎn)； ? 8086的工作時(shí)序。 5 8086的硬件特性 ? 16位微處理器， CMOS型， 40引腳 DIP封裝 ? 16位數(shù)據(jù)總線， 20位地址總線 ? 功耗：＋ 5V， 360mA（低功耗型 80C86僅需 10mA） ? 輸入特性：輸入電流 ≤ ? 邏輯 0： ≤ ? 邏輯 1： ≥ ? 輸出特性： ? 邏輯 0： ≤，最大 ? 邏輯 1： ≥，最大 ? 輸出引腳負(fù)載能力： ? 74HC、 74ALS、 74AS、 74F負(fù)載 ≤10個(gè) ? 74LS負(fù)載 ≤5個(gè) ? 7 74S負(fù)載 ≤1個(gè) 6 一、指令流水線 取指令 指令譯碼 取操作數(shù) 執(zhí)行指令 存放結(jié)果 ? CPU執(zhí)行一條指令的過程類似于工廠生產(chǎn)流水線，被分 解為多個(gè)小的步驟，稱為指令流水線。 原料 調(diào)度分配 生產(chǎn)線 成品 倉庫 出廠 數(shù)據(jù)和程序指令 控制器的調(diào)度分配 ALU等 功能部件 處理后的數(shù)據(jù) 存儲器 輸出 7 指令流水線 ? 指令流水線有兩種運(yùn)作方式： ? 串行方式 ： 取指令 和 執(zhí)行指令 在不同的時(shí)刻按順序執(zhí)行。 ? 并行方式 ： 取指令 和 執(zhí)行指令 可同時(shí)執(zhí)行，需要有能并行工作的硬件的支持。 8 串行 工作 方式 ? 8086以前的 CPU采用串行工作方式 取指令 1 執(zhí)行 1 取指令 2 執(zhí)行 2 CPU BUS 忙 碌 忙 碌 取指令 3 執(zhí)行 3 忙 碌 空閑 空閑 空閑 t1 t0 t2 t3 t4 t5 ?6個(gè)周期執(zhí)行了 3條指令 9 并行工作方式 ? 8086CPU采用并行工作方式 取指令 1 取指令 2 取指令 3 取指令 4 執(zhí)行 1 執(zhí)行 2 執(zhí)行 3 BUS 忙碌 執(zhí)行 4 CPU t1 t0 t2 t3 t4 t5 取指令 5 執(zhí)行 5 忙碌 忙碌 忙碌 忙碌 忙碌 ?6個(gè)周期執(zhí)行了 5條指令 10 并行操作的前提 ? 取指令部件和指令執(zhí)行部件要能夠并行工作； ? 各部件執(zhí)行時(shí)間基本相同，否則需再細(xì)分； ? 取指令部件取出的指令要能暫存在 CPU內(nèi)部某個(gè)地方； ? 指令執(zhí)行部件在需要時(shí)總能立即獲得暫存的指令； ? 需要解決轉(zhuǎn)移指令問題。 11 *超級流水線和超標(biāo)量結(jié)構(gòu) ? 超級流水線 ? 指令的執(zhí)行步驟分得更細(xì)，流水線長度更長 例如， PIII為 14個(gè)階段， P4為 20個(gè)階段 ? 有利于提高主頻 ? 轉(zhuǎn)移分支時(shí)的效率？ ? 解決：分支預(yù)測、推測執(zhí)行 ? 超標(biāo)量結(jié)構(gòu) ? 對流水線中的關(guān)鍵 “ 崗位 ” 設(shè)置多個(gè)相同的執(zhí)行單元 —— 多個(gè)工人完成一道工序 ? P4：倍頻 ALU 2， FPU 2（其中一個(gè)為并行 FPU） ? Athlon XP： ALU 6，并行 FPU 3組 12 8086 CPU的特點(diǎn) ? 采用并行流水線工作方式： 通過設(shè)置指令預(yù)取隊(duì)列（ IPQ）實(shí)現(xiàn) ? 對內(nèi)存空間實(shí)行分段管理： 將內(nèi)存分段并設(shè)置地址段寄存器，以實(shí)現(xiàn)對1MB空間的尋址。 ? 支持多處理器系統(tǒng)： 8087 FPU 執(zhí)行部件 取指部件 13 8086 CPU的兩種工作模式 ? 8086可工作于兩種模式下，即： 最小模式和最大模式。 ? 最小模式不支持 8087。存儲器和 I/O控制信號全部由 CPU產(chǎn)生。 ? 最大模式支持 8087。 CPU的部分信號線被用作 8087的控制，因此需要由 8288總線控制器來產(chǎn)生這些控制信號。 注： 80286以后的 CPU不再區(qū)分這兩種工作模式。 14 最小模式下的連接示意圖 8086 CPU ? ? 控制總線 數(shù)據(jù)總線 地址總線 地址 鎖存器 數(shù)據(jù)總線 緩沖器 ALE 時(shí)鐘發(fā) 生 器 8284A 地址 /數(shù)據(jù) 8286 8282 Vcc MN/MX DEN DT/R 15 最大模式下的連接示意圖 8088 CPU 數(shù)據(jù)總線 地址總線 地址 鎖存器 數(shù)據(jù)總線緩沖器 時(shí)鐘發(fā) 生 器 總 線 控制器 控制總線 8284A 8288 ALE CLK MN/MX 8282 8286 GND 16 8288總線控制器 ? 最大模式下， 8288總線控制器產(chǎn)生某些 CPU不再提供的控制信號。 ? 8288產(chǎn)生的信號包括： ? 獨(dú)立的 I/O控制命令： IORC、 IOWC ? 獨(dú)立的存儲器控制命令： MRDC、 MWTC ? 中斷響應(yīng)信號和總線控制信號 ? 以上三組信號取代了最小模式的： ? ALE、 WR、 IO/M、 DT/R、 DEN、 INTA 17 8288總線控制器邏輯框圖 控制 邏輯 命令 信號 產(chǎn)生器 控制 信號 產(chǎn)生器 狀態(tài) 譯碼器 S0 S1 S2 CLK AEN CEN IOB DT/ R DEN MCE/PDEN ALE MCE/PDEN: PIC主控級連 / IO設(shè)備數(shù)據(jù)輸出控制信號 IOB=0時(shí)， PIC主控級連；否則，用于允許 I/O總線收發(fā)器 MRDC（ MEMR） MWTC（ MEMW） AMWC IORC （ IOR） IOWC （ IOW） AIOWC INTA （ INTA） 18 二、 8086CPU的引線及功能 引腳定義的方法可大致分為： ? 每個(gè)引腳只傳送一種信息（如 RD）
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1