【正文】 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 1 1 引言 設(shè)計(jì)采用單片機(jī)和 FPGA 相結(jié)合的電路實(shí)現(xiàn)方案?？紤]到 FPGA 具有集成度高， I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，所以采用 FPGA 和單片機(jī)相結(jié)合，構(gòu)成整個(gè)系統(tǒng)的測(cè)控主體。 自 1985 年 Xilinx 公司推出第一片現(xiàn)場(chǎng)可編程邏輯陣列 (FPGA)至今， FPGA 已經(jīng)成為當(dāng)今電子設(shè)計(jì)應(yīng)用市場(chǎng)上首選的可編程邏輯器件之一。從航空航天到數(shù)字信號(hào)處理，再到汽車家電等消費(fèi)領(lǐng)域，無(wú)處不見 FPGA 的身影。而且，隨著微電子等工藝的進(jìn)步，F(xiàn)PGA 器件本身的性能逐年在提高，使 得 FPGA 器件與其他同類器件相比更有競(jìng)爭(zhēng)力。 在這個(gè)各類電子設(shè)計(jì)器件百花齊放的時(shí)代，廣大消費(fèi)者需要對(duì) 這些 電子設(shè)計(jì)器件有個(gè)更深入地了解，從而為自己的科研學(xué)習(xí)或工業(yè)生產(chǎn)挑選到既能滿足各項(xiàng)性能指標(biāo)要求，又經(jīng)濟(jì)實(shí)惠的合適的電子設(shè)計(jì)器件。因此，進(jìn)行 FPGA 器件的應(yīng)用研究并進(jìn)行各類電子 設(shè)計(jì)產(chǎn)品的性能優(yōu)勢(shì)對(duì)比分析是一項(xiàng)很有價(jià)值和實(shí)際意義的工作。 隨著 EDA 技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計(jì)技術(shù)和工具發(fā)生了深刻的變化，大規(guī)模可編程邏輯器件 FPGA 的出現(xiàn)，給設(shè)計(jì)人員帶來(lái)了諸多方便。利用它進(jìn)行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性 高，而且 可以隨時(shí)在系統(tǒng)中修改其邏輯功能。 FPGA 器件的成本越來(lái)越低， Actel 公司發(fā)布第三代的基于 Flash 的可編程邏輯方案。這些新的FPGA 芯片最低價(jià)將達(dá)到 美元，代表了全球最低成本的 FPGA，并且相對(duì)于基于 SRAM的 FPGA 來(lái)說(shuō)具有保密的優(yōu)勢(shì)?；?Flash 的 FPGA 可以提供加密、低功耗、上電工作、可重復(fù)編程的方案。 目前生產(chǎn) FPGA 的公司主要有 Xilinx、 Altera、 Actel、 Lattice、 QuickLogic 等，生產(chǎn)的 FPGA 品種和型號(hào)繁多。盡管這些 FPGA 的具體結(jié)構(gòu)和性能指標(biāo)各有特色， 但它們都有 一個(gè)共同之處，即由邏輯功能塊排成陣列，并由可編程的互連資源連接這些邏輯功能塊，從而實(shí)現(xiàn)不同的設(shè)計(jì)。 典型的 FPGA 通常包含三類基本資源：可編程邏輯功能塊、可編程輸入 /輸出塊和可編程互連資源。可編程邏輯功能塊是實(shí)現(xiàn)用戶功能的基本單元，多個(gè)邏輯功能塊通常規(guī)則地排成一個(gè)陣列結(jié)構(gòu)，分布于整個(gè)芯片；可編程輸入 /輸出塊完成芯片內(nèi)部邏輯與外部管腳之間的接口，圍繞在邏輯單元陣列四周；可編程內(nèi)部互連資源包括各種長(zhǎng)度的連線線段和一些可編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或輸入 /輸出塊連 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 2 接起來(lái)，構(gòu)成特定功能的電路。用 戶可以通過(guò)編程決定每個(gè)單元的功能以及它們的互連關(guān)系，從而實(shí)現(xiàn)所需的邏輯功能。不同廠家或不同型號(hào)的 FPGA，在可編程邏輯塊的內(nèi)部結(jié)構(gòu)、規(guī)模、內(nèi)部互連的結(jié)構(gòu)等方面經(jīng)常存在較大的差異。 除了上述構(gòu)成 FPGA 基本結(jié)構(gòu)的三種資源以外，隨著工藝的進(jìn)步和應(yīng)用系統(tǒng)需求的發(fā)展，一般在 FPGA 中還可能包含以下可選資源：存儲(chǔ)器資源（塊 RAM、分布式 RAM）； 數(shù)字時(shí)鐘管理單元（分頻 /倍頻、數(shù)字延遲、時(shí)鐘鎖定）；算數(shù)運(yùn)算單元（高速硬件乘法器、乘加器）；多電平標(biāo)準(zhǔn)兼容的 I/O 接口；高速串行 I/O 接口；特殊功能模塊（以太網(wǎng) MAC 等硬 IP 核）；微處理器（ PowerPC405 等硬處理器 IP 核）。下面介紹兩種 FPGA的一般結(jié)構(gòu)。 第一種包括 5 個(gè)可配置部分： （ 1）可配置邏輯塊，用于實(shí)現(xiàn)大部分邏輯功能； （ 2）在可配置邏輯塊的四周分布著可編程的輸入輸出塊（ Input/Output Blocks），提供封裝引腳與內(nèi)部邏輯之間的連接接口； （ 3）豐富的多層互連結(jié)構(gòu)的可編程連線； （ 4）片上的隨機(jī)存取塊狀 RAM； （ 5）全數(shù)字式延遲鎖相環(huán)（ DLL）時(shí)鐘控制塊，與每個(gè)全局時(shí)鐘輸入緩沖器相連，該閉環(huán)系統(tǒng)確保時(shí)鐘邊沿到達(dá)內(nèi)部觸發(fā)器與其到達(dá)輸入引腳同步，有效 地消除時(shí)鐘分配的延遲。 另一種 FPGA 器件主要包括： （ 1）邏輯陣列，由多個(gè)邏輯陣列塊（ Logic Array Blocks）排列而成，用于實(shí)現(xiàn)大部分邏輯功能； （ 2）在芯片四周分布著可編程的輸入輸出單元（ Input/Output Elements），提供封裝引腳與內(nèi)部邏輯之間的連接接口； （ 3）豐富的多層互連結(jié)構(gòu)的可編程連線； （ 4）片上的隨機(jī)存取塊狀 RAM； （ 5）鎖相環(huán)（ PLL），用于時(shí)鐘的鎖定與同步、能夠?qū)崿F(xiàn)時(shí)鐘的倍頻和分頻； （ 6）高速的硬件乘法器，有助于實(shí)現(xiàn)高性能的 DSP 功能。 目前絕大部分 FPGA 都采用查找表技術(shù)，最基本邏輯單元都是由 LUT 和觸發(fā)器組成的。 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 3 查找表簡(jiǎn)稱為 LUT，本質(zhì)上就是一個(gè) RAM。目前 FPGA 中多使用 4 輸入的 LUT，所以每一個(gè) LUT 可以看成一個(gè)有 4 位地址線的 16x1 的 RAM。當(dāng)用戶通過(guò)原理圖或 VHDL 語(yǔ)言描述了一個(gè)邏輯電路以后， FPGA 開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入 RAM。這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出該地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。由于 LUT 主要適合 SRAM 工藝生產(chǎn)，所以目前大部分 FPGA都是基于 SRAM工藝的。而 SRAM工藝的芯片在掉電后信息就會(huì)丟失，因此需要外加一片專用的配置芯片。在上電的時(shí)候，由這個(gè)專用配置芯片把數(shù)據(jù)加載到 FPGA 中， FPGA 就可以正常工作。少數(shù) FPGA 產(chǎn)品采用反熔絲或 Flash 工藝，掉電后配置信息不會(huì)丟失，因此這種 FPGA 芯片不需要外加的專用配置芯片。 單片機(jī)集成度高、功耗低、速度快、價(jià)格便宜、實(shí)用靈活、開發(fā)周期短。自從 20世紀(jì) 80 年代單片機(jī)首次推出以來(lái)，一經(jīng)上市便顯示出強(qiáng)大的生命力，以其獨(dú)特的優(yōu)點(diǎn)迅速占領(lǐng)市場(chǎng)并獲得了廣泛使用，并且很快在全世界得到廣泛的推廣與應(yīng)用。一直到現(xiàn)在，單 片機(jī)技術(shù)正日臻完善，國(guó)內(nèi)外的單片機(jī)熱更是經(jīng)久不衰，對(duì)于電子信息產(chǎn)業(yè)的發(fā)展更具有“倍增器”的作用。因此新型單片機(jī)已成為 21 世紀(jì)極具發(fā)展?jié)摿陀绊懥Φ囊豁?xiàng)電子科技產(chǎn)品。目前，單片機(jī)正朝著兼容性、單片系統(tǒng)化、多功能和低功耗的方向發(fā)展。單片機(jī)與單片系統(tǒng)、智能傳感器、網(wǎng)絡(luò)通信等高新技術(shù)的融合必將成為 21 世紀(jì)新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，單片機(jī)升級(jí)換代的速度在不斷加快，涉及新型單片機(jī)原理、接口技術(shù)、外圍電路設(shè)計(jì)及應(yīng)用技術(shù)的知識(shí)也在不斷更新。該設(shè)計(jì)中系統(tǒng)實(shí)現(xiàn)的增益程控放大功能和增益程控衰減功能主要 是通過(guò)單片機(jī)、單片機(jī)外圍電路、接口技術(shù)以及一些單片機(jī)原理來(lái)完成的，單片機(jī)成了整個(gè)電路中的“中心樞紐”，在功能鍵的控制下，單片機(jī)來(lái)完成對(duì)各個(gè)模塊的控制。在整個(gè)過(guò)程中，單片機(jī)完成信號(hào)的接受、處理、傳出，在人為的操作下，控制著整個(gè)電路的工作狀態(tài)。 隨著電子技術(shù)的高速發(fā)展，現(xiàn)在的電子系統(tǒng)逐漸實(shí)現(xiàn)了智能化、人性化、最優(yōu)化，并且富有了系統(tǒng)性、社會(huì)性。除了能夠滿足系統(tǒng)功能和性能指標(biāo)要求外，還具有很多優(yōu)點(diǎn)：如電路簡(jiǎn)單、電磁兼容性好、可靠性高、系統(tǒng)集成度高、調(diào)試簡(jiǎn)單方便、操作簡(jiǎn)便、性能價(jià)格比高。從系統(tǒng)的角度看，電子系統(tǒng)是能按 特定的控制信號(hào)，執(zhí)行所設(shè)想的功能，由一組元器件（通常電子器件）連成的一個(gè)整體。從單級(jí)放大器到最復(fù)雜 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 4 的計(jì)算機(jī)等很多設(shè)備都可以稱為一個(gè)電子系統(tǒng)?？梢詮暮芏嘣骷蔀橐粋€(gè)功能單元，再用若干個(gè)功能單元去描述一個(gè)系統(tǒng)。一般來(lái)說(shuō)，電子系統(tǒng)分為模擬型、數(shù)字型及兩者兼而有之的混合型三種，無(wú)論哪一種電子系統(tǒng)，他們都是能夠完成某種任務(wù)的電子設(shè)備。通常把規(guī)模較小、功能單一的電子系統(tǒng)稱為單元電路，實(shí)際應(yīng)用中的電子系統(tǒng)由若干單元電路 組 成。一般的電子系統(tǒng)由輸入、輸出、信息處理三大部分組成，用來(lái)實(shí)現(xiàn)對(duì)信息的采集處理、變換與傳輸功能。對(duì) 于模擬電子系統(tǒng)，輸入電路主要起到系統(tǒng)與信號(hào)源的阻抗匹配，信號(hào)的輸入與輸出連接方式的轉(zhuǎn)換，信號(hào)的綜合等作用，輸出電路主要解決與負(fù)載或被控對(duì)象的匹配和輸出足夠大的功率去驅(qū)動(dòng)負(fù)載的問(wèn)題。而對(duì)于數(shù)字電子系統(tǒng)，輸入與輸出電路主要解決與現(xiàn)場(chǎng)信號(hào)和控制對(duì)象的接口問(wèn)題，輸入電路往往由一些轉(zhuǎn)換器或鎖存器組成，而輸出電路也由一些對(duì)應(yīng)的轉(zhuǎn)換器和驅(qū)動(dòng)器組成。 在工業(yè)和民用場(chǎng)合，為了對(duì)各種低頻信號(hào)進(jìn)行測(cè)量分析，常常引入相位測(cè)量?jī)x。同頻信號(hào)間相位差的測(cè)量在電力系統(tǒng)、工業(yè)自動(dòng)化、智能控制及通信、電子、地球物理勘探等許多領(lǐng)域都有著 廣泛的應(yīng)用。尤其在工業(yè)領(lǐng)域中 ，相位不僅是衡量安全的重要依據(jù)，還可以為節(jié)約能源提供參考。因此，研究和設(shè)計(jì)低頻數(shù)字相位測(cè)量?jī)x將會(huì)為國(guó)民經(jīng)濟(jì)的發(fā)展起到推動(dòng)和促進(jìn)作用。 2 概述 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 5 FLEX10KK 簡(jiǎn)介 FLEX10K 是工業(yè)界第一個(gè)嵌入式的可編程邏輯器件，采用可重構(gòu)的 CMOS SRAM 工藝，把連續(xù)的快速通道互連與獨(dú)特的嵌入式陣列結(jié)構(gòu)相結(jié)合，同時(shí)也結(jié)合了眾多可編程器件的優(yōu)點(diǎn)來(lái)完成普通門陣列的宏功能。 FLEX10K 的集成度已達(dá)到 25 萬(wàn)門。它能讓設(shè)計(jì)人員輕松地開發(fā)出集存儲(chǔ)器、數(shù)字 信號(hào)處理器及特殊邏輯（包括 32 位多總線系統(tǒng)）等強(qiáng)大功能于一身的芯片，已經(jīng)推出了 FLEX10K、 FLEX10KA、 FLEX10KV、 FLEX10KE 等分支系列。其中EPF10K20 是 FLEX10K 系列器件之一。 FLEX10K 系列器件主要由嵌入式陣列塊、邏輯陣列塊、快速通道（ FAST TRACK） 互連和 I/O 單元四部分組成。由于 FPGA 器件的基于 SRAM 結(jié)構(gòu)，數(shù)據(jù)具有揮發(fā)性，所以每次上電使用時(shí)必須重新下載數(shù)據(jù)。對(duì) FPGA 數(shù)據(jù)下載可通過(guò)下載電纜、專用配置芯片或微處理器等方式完成。在本設(shè)計(jì)中，采用配置芯片 EPC1441 來(lái)完成。 EPC1441 配置芯片屬于 EPROM結(jié)構(gòu)，而不具有可擦寫性。 VHDL 硬件描述語(yǔ)言 VHDL 語(yǔ)言的發(fā)展?fàn)顩r [1] VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE（ The Institute of Electrical and Electronics Engineers)和美國(guó)國(guó)防部卻認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本（ IEEE1076)之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接收，并逐步取代了原有的非標(biāo)準(zhǔn)硬件描述語(yǔ)言。 1933 年， IEEE 對(duì) VHDL 進(jìn)行論文修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993版本?，F(xiàn)在， VHDL 和 Verilog 語(yǔ)言作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ) 言，又得到眾多 EDA公司的支持，在電子工程領(lǐng)域，以成為事實(shí)上的通用硬件描述語(yǔ)言。有專家認(rèn)為，在新世紀(jì)中， VHDL 語(yǔ)言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 VHDL 的特點(diǎn) VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或設(shè)計(jì)實(shí)體（可以是一個(gè)元件、一個(gè)電路模塊或一個(gè) 長(zhǎng)春工程學(xué)院畢業(yè)設(shè)計(jì)（論文） 6 系統(tǒng)）分成外部（或稱可視部分，即端口）和內(nèi)部（或稱不可視部分），即設(shè)計(jì)實(shí)體的內(nèi)部功能和算法 完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的，具體如下： ? 與其它的硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。就目前流行的 EDA 工具和 VHDL 綜合器而言，將基于抽象的行為描述風(fēng)格的 VHDL 程序綜合成為具體的 FPGA 和 CPLD 等目標(biāo)器件的網(wǎng)表文件已不成問(wèn)題，只是在綜合與優(yōu)化效率上略有差異。 ? VHDL 最初是作為一種仿真標(biāo)準(zhǔn)格式出現(xiàn)的，因此 VHDL 既是一種硬件電路描述和設(shè)計(jì)語(yǔ)言，也是一種標(biāo)準(zhǔn)的網(wǎng)表格式，還是一種仿真語(yǔ)言，其豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期，就能用于查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。即在遠(yuǎn)離門級(jí)的高層次上進(jìn)行模擬，是設(shè)計(jì)者對(duì)整個(gè)工程設(shè)計(jì)的結(jié)構(gòu)和功能的可行性作出決策。 ? VHDL 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能，符合市場(chǎng)所需求的，大 規(guī)模系統(tǒng)高效、高速的完成必須由多人甚至多個(gè)開發(fā)組共同并行工作才能實(shí)現(xiàn)的特點(diǎn)。 VHDL 中設(shè)計(jì)實(shí)體的概念、程序包的概念、設(shè)計(jì)庫(kù)的概念為設(shè)計(jì)的分解和并行工作提供了有利的支持。 ? 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)低把