【正文】 長春工程學院畢業(yè)設(shè)計（論文） 1 1 引言 設(shè)計采用單片機和 FPGA 相結(jié)合的電路實現(xiàn)方案?？紤]到 FPGA 具有集成度高， I/O資源豐富，穩(wěn)定可靠，可現(xiàn)場在線編程等優(yōu)點，而單片機具有很好的人機接口和運算控制功能，所以采用 FPGA 和單片機相結(jié)合，構(gòu)成整個系統(tǒng)的測控主體。 自 1985 年 Xilinx 公司推出第一片現(xiàn)場可編程邏輯陣列 (FPGA)至今， FPGA 已經(jīng)成為當今電子設(shè)計應(yīng)用市場上首選的可編程邏輯器件之一。從航空航天到數(shù)字信號處理，再到汽車家電等消費領(lǐng)域，無處不見 FPGA 的身影。而且，隨著微電子等工藝的進步，F(xiàn)PGA 器件本身的性能逐年在提高，使 得 FPGA 器件與其他同類器件相比更有競爭力。 在這個各類電子設(shè)計器件百花齊放的時代，廣大消費者需要對 這些 電子設(shè)計器件有個更深入地了解，從而為自己的科研學習或工業(yè)生產(chǎn)挑選到既能滿足各項性能指標要求，又經(jīng)濟實惠的合適的電子設(shè)計器件。因此，進行 FPGA 器件的應(yīng)用研究并進行各類電子 設(shè)計產(chǎn)品的性能優(yōu)勢對比分析是一項很有價值和實際意義的工作。 隨著 EDA 技術(shù)的高速發(fā)展，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了深刻的變化，大規(guī)?？删幊踢壿嬈骷?FPGA 的出現(xiàn)，給設(shè)計人員帶來了諸多方便。利用它進行產(chǎn)品開發(fā)，不僅成本低、周期短、可靠性 高，而且 可以隨時在系統(tǒng)中修改其邏輯功能。 FPGA 器件的成本越來越低， Actel 公司發(fā)布第三代的基于 Flash 的可編程邏輯方案。這些新的FPGA 芯片最低價將達到 美元，代表了全球最低成本的 FPGA，并且相對于基于 SRAM的 FPGA 來說具有保密的優(yōu)勢?；?Flash 的 FPGA 可以提供加密、低功耗、上電工作、可重復(fù)編程的方案。 目前生產(chǎn) FPGA 的公司主要有 Xilinx、 Altera、 Actel、 Lattice、 QuickLogic 等，生產(chǎn)的 FPGA 品種和型號繁多。盡管這些 FPGA 的具體結(jié)構(gòu)和性能指標各有特色， 但它們都有 一個共同之處，即由邏輯功能塊排成陣列，并由可編程的互連資源連接這些邏輯功能塊，從而實現(xiàn)不同的設(shè)計。 典型的 FPGA 通常包含三類基本資源：可編程邏輯功能塊、可編程輸入 /輸出塊和可編程互連資源?？删幊踢壿嫻δ軌K是實現(xiàn)用戶功能的基本單元，多個邏輯功能塊通常規(guī)則地排成一個陣列結(jié)構(gòu)，分布于整個芯片；可編程輸入 /輸出塊完成芯片內(nèi)部邏輯與外部管腳之間的接口，圍繞在邏輯單元陣列四周；可編程內(nèi)部互連資源包括各種長度的連線線段和一些可編程連接開關(guān)，它們將各個可編程邏輯塊或輸入 /輸出塊連 長春工程學院畢業(yè)設(shè)計（論文） 2 接起來，構(gòu)成特定功能的電路。用 戶可以通過編程決定每個單元的功能以及它們的互連關(guān)系，從而實現(xiàn)所需的邏輯功能。不同廠家或不同型號的 FPGA，在可編程邏輯塊的內(nèi)部結(jié)構(gòu)、規(guī)模、內(nèi)部互連的結(jié)構(gòu)等方面經(jīng)常存在較大的差異。 除了上述構(gòu)成 FPGA 基本結(jié)構(gòu)的三種資源以外，隨著工藝的進步和應(yīng)用系統(tǒng)需求的發(fā)展，一般在 FPGA 中還可能包含以下可選資源：存儲器資源（塊 RAM、分布式 RAM）； 數(shù)字時鐘管理單元（分頻 /倍頻、數(shù)字延遲、時鐘鎖定）；算數(shù)運算單元（高速硬件乘法器、乘加器）；多電平標準兼容的 I/O 接口；高速串行 I/O 接口；特殊功能模塊（以太網(wǎng) MAC 等硬 IP 核）；微處理器（ PowerPC405 等硬處理器 IP 核）。下面介紹兩種 FPGA的一般結(jié)構(gòu)。 第一種包括 5 個可配置部分： （ 1）可配置邏輯塊，用于實現(xiàn)大部分邏輯功能； （ 2）在可配置邏輯塊的四周分布著可編程的輸入輸出塊（ Input/Output Blocks），提供封裝引腳與內(nèi)部邏輯之間的連接接口； （ 3）豐富的多層互連結(jié)構(gòu)的可編程連線； （ 4）片上的隨機存取塊狀 RAM； （ 5）全數(shù)字式延遲鎖相環(huán)（ DLL）時鐘控制塊，與每個全局時鐘輸入緩沖器相連，該閉環(huán)系統(tǒng)確保時鐘邊沿到達內(nèi)部觸發(fā)器與其到達輸入引腳同步，有效 地消除時鐘分配的延遲。 另一種 FPGA 器件主要包括： （ 1）邏輯陣列，由多個邏輯陣列塊（ Logic Array Blocks）排列而成，用于實現(xiàn)大部分邏輯功能； （ 2）在芯片四周分布著可編程的輸入輸出單元（ Input/Output Elements），提供封裝引腳與內(nèi)部邏輯之間的連接接口； （ 3）豐富的多層互連結(jié)構(gòu)的可編程連線； （ 4）片上的隨機存取塊狀 RAM； （ 5）鎖相環(huán)（ PLL），用于時鐘的鎖定與同步、能夠?qū)崿F(xiàn)時鐘的倍頻和分頻； （ 6）高速的硬件乘法器，有助于實現(xiàn)高性能的 DSP 功能。 目前絕大部分 FPGA 都采用查找表技術(shù)，最基本邏輯單元都是由 LUT 和觸發(fā)器組成的。 長春工程學院畢業(yè)設(shè)計（論文） 3 查找表簡稱為 LUT，本質(zhì)上就是一個 RAM。目前 FPGA 中多使用 4 輸入的 LUT，所以每一個 LUT 可以看成一個有 4 位地址線的 16x1 的 RAM。當用戶通過原理圖或 VHDL 語言描述了一個邏輯電路以后， FPGA 開發(fā)軟件會自動計算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫入 RAM。這樣，每輸入一個信號進行邏輯運算就等于輸入一個地址進行查表，找出該地址對應(yīng)的內(nèi)容，然后輸出即可。由于 LUT 主要適合 SRAM 工藝生產(chǎn)，所以目前大部分 FPGA都是基于 SRAM工藝的。而 SRAM工藝的芯片在掉電后信息就會丟失，因此需要外加一片專用的配置芯片。在上電的時候，由這個專用配置芯片把數(shù)據(jù)加載到 FPGA 中， FPGA 就可以正常工作。少數(shù) FPGA 產(chǎn)品采用反熔絲或 Flash 工藝，掉電后配置信息不會丟失，因此這種 FPGA 芯片不需要外加的專用配置芯片。 單片機集成度高、功耗低、速度快、價格便宜、實用靈活、開發(fā)周期短。自從 20世紀 80 年代單片機首次推出以來，一經(jīng)上市便顯示出強大的生命力，以其獨特的優(yōu)點迅速占領(lǐng)市場并獲得了廣泛使用，并且很快在全世界得到廣泛的推廣與應(yīng)用。一直到現(xiàn)在，單 片機技術(shù)正日臻完善，國內(nèi)外的單片機熱更是經(jīng)久不衰，對于電子信息產(chǎn)業(yè)的發(fā)展更具有“倍增器”的作用。因此新型單片機已成為 21 世紀極具發(fā)展?jié)摿陀绊懥Φ囊豁楇娮涌萍籍a(chǎn)品。目前，單片機正朝著兼容性、單片系統(tǒng)化、多功能和低功耗的方向發(fā)展。單片機與單片系統(tǒng)、智能傳感器、網(wǎng)絡(luò)通信等高新技術(shù)的融合必將成為 21 世紀新的經(jīng)濟增長點。隨著微電子技術(shù)和計算機技術(shù)的迅速發(fā)展，單片機升級換代的速度在不斷加快，涉及新型單片機原理、接口技術(shù)、外圍電路設(shè)計及應(yīng)用技術(shù)的知識也在不斷更新。該設(shè)計中系統(tǒng)實現(xiàn)的增益程控放大功能和增益程控衰減功能主要 是通過單片機、單片機外圍電路、接口技術(shù)以及一些單片機原理來完成的，單片機成了整個電路中的“中心樞紐”，在功能鍵的控制下，單片機來完成對各個模塊的控制。在整個過程中，單片機完成信號的接受、處理、傳出，在人為的操作下，控制著整個電路的工作狀態(tài)。 隨著電子技術(shù)的高速發(fā)展，現(xiàn)在的電子系統(tǒng)逐漸實現(xiàn)了智能化、人性化、最優(yōu)化，并且富有了系統(tǒng)性、社會性。除了能夠滿足系統(tǒng)功能和性能指標要求外，還具有很多優(yōu)點：如電路簡單、電磁兼容性好、可靠性高、系統(tǒng)集成度高、調(diào)試簡單方便、操作簡便、性能價格比高。從系統(tǒng)的角度看，電子系統(tǒng)是能按 特定的控制信號，執(zhí)行所設(shè)想的功能，由一組元器件（通常電子器件）連成的一個整體。從單級放大器到最復(fù)雜 長春工程學院畢業(yè)設(shè)計（論文） 4 的計算機等很多設(shè)備都可以稱為一個電子系統(tǒng)?？梢詮暮芏嘣骷蔀橐粋€功能單元，再用若干個功能單元去描述一個系統(tǒng)。一般來說，電子系統(tǒng)分為模擬型、數(shù)字型及兩者兼而有之的混合型三種，無論哪一種電子系統(tǒng)，他們都是能夠完成某種任務(wù)的電子設(shè)備。通常把規(guī)模較小、功能單一的電子系統(tǒng)稱為單元電路，實際應(yīng)用中的電子系統(tǒng)由若干單元電路 組 成。一般的電子系統(tǒng)由輸入、輸出、信息處理三大部分組成，用來實現(xiàn)對信息的采集處理、變換與傳輸功能。對 于模擬電子系統(tǒng)，輸入電路主要起到系統(tǒng)與信號源的阻抗匹配，信號的輸入與輸出連接方式的轉(zhuǎn)換，信號的綜合等作用，輸出電路主要解決與負載或被控對象的匹配和輸出足夠大的功率去驅(qū)動負載的問題。而對于數(shù)字電子系統(tǒng)，輸入與輸出電路主要解決與現(xiàn)場信號和控制對象的接口問題，輸入電路往往由一些轉(zhuǎn)換器或鎖存器組成，而輸出電路也由一些對應(yīng)的轉(zhuǎn)換器和驅(qū)動器組成。 在工業(yè)和民用場合，為了對各種低頻信號進行測量分析，常常引入相位測量儀。同頻信號間相位差的測量在電力系統(tǒng)、工業(yè)自動化、智能控制及通信、電子、地球物理勘探等許多領(lǐng)域都有著 廣泛的應(yīng)用。尤其在工業(yè)領(lǐng)域中 ，相位不僅是衡量安全的重要依據(jù)，還可以為節(jié)約能源提供參考。因此，研究和設(shè)計低頻數(shù)字相位測量儀將會為國民經(jīng)濟的發(fā)展起到推動和促進作用。 2 概述 長春工程學院畢業(yè)設(shè)計（論文） 5 FLEX10KK 簡介 FLEX10K 是工業(yè)界第一個嵌入式的可編程邏輯器件，采用可重構(gòu)的 CMOS SRAM 工藝，把連續(xù)的快速通道互連與獨特的嵌入式陣列結(jié)構(gòu)相結(jié)合，同時也結(jié)合了眾多可編程器件的優(yōu)點來完成普通門陣列的宏功能。 FLEX10K 的集成度已達到 25 萬門。它能讓設(shè)計人員輕松地開發(fā)出集存儲器、數(shù)字 信號處理器及特殊邏輯（包括 32 位多總線系統(tǒng)）等強大功能于一身的芯片，已經(jīng)推出了 FLEX10K、 FLEX10KA、 FLEX10KV、 FLEX10KE 等分支系列。其中EPF10K20 是 FLEX10K 系列器件之一。 FLEX10K 系列器件主要由嵌入式陣列塊、邏輯陣列塊、快速通道（ FAST TRACK） 互連和 I/O 單元四部分組成。由于 FPGA 器件的基于 SRAM 結(jié)構(gòu)，數(shù)據(jù)具有揮發(fā)性，所以每次上電使用時必須重新下載數(shù)據(jù)。對 FPGA 數(shù)據(jù)下載可通過下載電纜、專用配置芯片或微處理器等方式完成。在本設(shè)計中，采用配置芯片 EPC1441 來完成。 EPC1441 配置芯片屬于 EPROM結(jié)構(gòu)，而不具有可擦寫性。 VHDL 硬件描述語言 VHDL 語言的發(fā)展狀況 [1] VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE（ The Institute of Electrical and Electronics Engineers)和美國國防部卻認為標準硬件描述語言。自 IEEE 公布了 VHDL 的標準版本（ IEEE1076)之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和 VHDL 接口。此后 VHDL 在電子設(shè)計領(lǐng)域得到了廣泛的接收，并逐步取代了原有的非標準硬件描述語言。 1933 年， IEEE 對 VHDL 進行論文修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標準的 10761993版本?，F(xiàn)在， VHDL 和 Verilog 語言作為 IEEE 的工業(yè)標準硬件描述語 言，又得到眾多 EDA公司的支持，在電子工程領(lǐng)域，以成為事實上的通用硬件描述語言。有專家認為，在新世紀中， VHDL 語言將承擔起幾乎全部的數(shù)字系統(tǒng)設(shè)計任務(wù)。 VHDL 的特點 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法十分類似于一般的計算機高級語言。 VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或設(shè)計實體（可以是一個元件、一個電路模塊或一個 長春工程學院畢業(yè)設(shè)計（論文） 6 系統(tǒng)）分成外部（或稱可視部分，即端口）和內(nèi)部（或稱不可視部分），即設(shè)計實體的內(nèi)部功能和算法 完成部分。在對一個設(shè)計實體定義了外部界面后，一旦內(nèi)部開發(fā)完成后，其他的設(shè)計可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點。應(yīng)用 VHDL 進行工程設(shè)計的優(yōu)點是多方面的，具體如下： ? 與其它的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計領(lǐng)域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。就目前流行的 EDA 工具和 VHDL 綜合器而言，將基于抽象的行為描述風格的 VHDL 程序綜合成為具體的 FPGA 和 CPLD 等目標器件的網(wǎng)表文件已不成問題，只是在綜合與優(yōu)化效率上略有差異。 ? VHDL 最初是作為一種仿真標準格式出現(xiàn)的，因此 VHDL 既是一種硬件電路描述和設(shè)計語言，也是一種標準的網(wǎng)表格式，還是一種仿真語言，其豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期，就能用于查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。即在遠離門級的高層次上進行模擬，是設(shè)計者對整個工程設(shè)計的結(jié)構(gòu)和功能的可行性作出決策。 ? VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了它具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能，符合市場所需求的，大 規(guī)模系統(tǒng)高效、高速的完成必須由多人甚至多個開發(fā)組共同并行工作才能實現(xiàn)的特點。 VHDL 中設(shè)計實體的概念、程序包的概念、設(shè)計庫的概念為設(shè)計的分解和并行工作提供了有利的支持。 ? 對于用 VHDL 完成的一個確定的設(shè)計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動低把