基于fpga設(shè)計的功能仿真和時序仿真(已修改)
2025-06-19 08:13 本頁面
【正文】 基于FPGA設(shè)計的功能仿真和時序仿真 摘要：介紹了FPGA 設(shè)計流程中的仿真應(yīng)用；詳細(xì)討論了FPGA 設(shè)計的功能仿真和時序仿真的各個步驟，重點闡述了仿真激勵的添加方法和仿真庫的編譯等。 關(guān)鍵詞：FPGA；ModelSim；功能仿真；時序仿真；庫編譯 引言 FPGA 設(shè)計流程包括設(shè)計輸入，仿真，綜合，生成，板級驗證等很多階段。在整個設(shè)計流程中，完成設(shè)計輸入并成功進行編譯僅能說明設(shè)計符合一定的語法規(guī)范，并不能說明設(shè)計功能的正確性，這時就需要通過仿真對設(shè)計進行驗證。在FPGA 設(shè)計中，仿真一般分為功能仿真（前仿真）和時序仿真（后仿真）。功能仿真又叫邏輯仿真，是指在不考慮器件延時和布線延時的理想情況下對源代碼進行邏輯功能的驗證；而時序仿真是在布局布線后進行，它與特定的器件有關(guān)，又包含了器件和布線的延時信息，主要驗證程序在目標(biāo)器件中的時序關(guān)系。在有些開發(fā)環(huán)境中，如Xilinx ISE 中，除了上述的兩種基本仿真外，還包括綜合后仿真，轉(zhuǎn)換（posttranslate）仿真，映射后（postmap）仿真等，這樣做完每一步都可進行仿真驗證，從而保證設(shè)計的正確性。 ModelSim 是Mentor Graphics 子公司MentorTechnology 的產(chǎn)品，是當(dāng)今最通用的FPGA 仿真器之一。ModelSim 功能強大，它支持FPGA 設(shè)計的各個階段的仿真，不僅支持VHDL 仿真，Verilog仿真，而且支持VHDL 和Verilog 混合仿真。它不僅能做仿真，還能夠?qū)Τ绦蜻M行調(diào)試，測試代碼覆蓋率，對波形進行比較等。ModelSim 有很多版本，像ModelSim/SE 是首要版本， 除此之外還有ModelSim/XE 和ModelSim/AE，分別是為Xilinx公司和Altera 公司提供的OEM 版，其中已包含各公司的庫文件，故用特定公司OEM 版進行仿真時就不需編譯該公司的庫了。 用ModelSim 進行功能仿真 進行功能仿真首先要檢查設(shè)計的語法是否正確；其次檢查代碼是否達到設(shè)計的功能要求。下文主要介紹仿真步驟和測試激勵的加載。 仿真步驟 （1）建立庫并映射庫到物理目錄 因為用
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1