基于fpga設(shè)計(jì)的功能仿真和時(shí)序仿真(已修改)
2025-06-19 08:13 本頁(yè)面
【正文】 基于FPGA設(shè)計(jì)的功能仿真和時(shí)序仿真 摘要：介紹了FPGA 設(shè)計(jì)流程中的仿真應(yīng)用；詳細(xì)討論了FPGA 設(shè)計(jì)的功能仿真和時(shí)序仿真的各個(gè)步驟，重點(diǎn)闡述了仿真激勵(lì)的添加方法和仿真庫(kù)的編譯等。 關(guān)鍵詞：FPGA；ModelSim；功能仿真；時(shí)序仿真；庫(kù)編譯 引言 FPGA 設(shè)計(jì)流程包括設(shè)計(jì)輸入，仿真，綜合，生成，板級(jí)驗(yàn)證等很多階段。在整個(gè)設(shè)計(jì)流程中，完成設(shè)計(jì)輸入并成功進(jìn)行編譯僅能說(shuō)明設(shè)計(jì)符合一定的語(yǔ)法規(guī)范，并不能說(shuō)明設(shè)計(jì)功能的正確性，這時(shí)就需要通過(guò)仿真對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證。在FPGA 設(shè)計(jì)中，仿真一般分為功能仿真（前仿真）和時(shí)序仿真（后仿真）。功能仿真又叫邏輯仿真，是指在不考慮器件延時(shí)和布線(xiàn)延時(shí)的理想情況下對(duì)源代碼進(jìn)行邏輯功能的驗(yàn)證；而時(shí)序仿真是在布局布線(xiàn)后進(jìn)行，它與特定的器件有關(guān)，又包含了器件和布線(xiàn)的延時(shí)信息，主要驗(yàn)證程序在目標(biāo)器件中的時(shí)序關(guān)系。在有些開(kāi)發(fā)環(huán)境中，如Xilinx ISE 中，除了上述的兩種基本仿真外，還包括綜合后仿真，轉(zhuǎn)換（posttranslate）仿真，映射后（postmap）仿真等，這樣做完每一步都可進(jìn)行仿真驗(yàn)證，從而保證設(shè)計(jì)的正確性。 ModelSim 是Mentor Graphics 子公司MentorTechnology 的產(chǎn)品，是當(dāng)今最通用的FPGA 仿真器之一。ModelSim 功能強(qiáng)大，它支持FPGA 設(shè)計(jì)的各個(gè)階段的仿真，不僅支持VHDL 仿真，Verilog仿真，而且支持VHDL 和Verilog 混合仿真。它不僅能做仿真，還能夠?qū)Τ绦蜻M(jìn)行調(diào)試，測(cè)試代碼覆蓋率，對(duì)波形進(jìn)行比較等。ModelSim 有很多版本，像ModelSim/SE 是首要版本， 除此之外還有ModelSim/XE 和ModelSim/AE，分別是為Xilinx公司和Altera 公司提供的OEM 版，其中已包含各公司的庫(kù)文件，故用特定公司OEM 版進(jìn)行仿真時(shí)就不需編譯該公司的庫(kù)了。 用ModelSim 進(jìn)行功能仿真 進(jìn)行功能仿真首先要檢查設(shè)計(jì)的語(yǔ)法是否正確；其次檢查代碼是否達(dá)到設(shè)計(jì)的功能要求。下文主要介紹仿真步驟和測(cè)試激勵(lì)的加載。 仿真步驟 （1）建立庫(kù)并映射庫(kù)到物理目錄 因?yàn)橛?
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1