【正文】 長沙理工大學 《計算機組成原理》課程設計報告 毛 俊 學 院 計算機與通信工程 專 業(yè) 網(wǎng)絡工程 班 級 網(wǎng)絡工程 0802 學 號 202158080214 學生姓名 毛 俊 指導教師 蔡 爍 課程成績 完成日期 2021 年 12月 31 日 2 課程設計任務書 計算機與通信工程 學院 計算機科學與技術(shù) 專業(yè) 課程名稱 計算機組成原理課程設計 時間 2021～ 2021 學年第一學期 17～ 18 周 學生姓名 毛 俊 指導老師 蔡 爍 題 目 基于單片機水溫控制系統(tǒng) 主要內(nèi)容： 使用 EDA技術(shù)并用 VHDL 語言來 設計 一個智力競賽搶答器 ,從而達到熟練掌握 VHDL。 要求： （ 1）通過對相應文獻的收集、分析以及總結(jié)，給出相應課題的背景、意義 及現(xiàn)狀研究分析。 （ 2）通過課題設計，掌握計算機組成原理的分析方法和設計方法。 （ 3）學按要求編寫課程設計報告書，能正確闡述設計和實驗結(jié)果。 （ 4）學 生應抱著嚴謹認真的態(tài)度積極投入到課程設計過程中，認真查閱相應文獻以及實現(xiàn)，給出個人分析、設計以及實現(xiàn)。 應當提交的文件： （ 1）課程設計報告。 （ 2）課程設計附件（主要是源程序）。 課程設計成績評定 3 學 院 計算機通信工程 專 業(yè) 網(wǎng)絡工程 班 級 網(wǎng)絡 0802 班 學 號 202158080214 學生姓名 毛 俊 指導教師 蔡 爍 課程成績 完成日期 2021 年 12月 31 日 指導教師對學生在課程設計中的評價 評分項目 優(yōu) 良 中 及格 不及格 課程設計中的創(chuàng)造性成果 學生掌握課程內(nèi)容的程度 課程設計完成情況 課程設計動手 能力 文字表達 學習態(tài)度 規(guī)范要求 課程設計論文的質(zhì)量 指導教師對課程設計的評定意見 綜合成績 指導教師簽字 年 月 日 4 基于 VHDL 的智力競賽搶答器 學生： 毛 俊 指導老師： 蔡 爍 摘要： EDA 技術(shù)作為現(xiàn)代電子設計最新技術(shù)的結(jié)晶，其廣闊的應用前景和深遠的影響已毋庸置疑，它在信息工程類專業(yè)中的基礎(chǔ)地位和核心作用也逐漸被人們所認識。許多高等學校開設了相應的課程，并為學生提供了課程設計、綜合實踐、電子設計競賽、畢業(yè)設計、科學研究和產(chǎn)品開發(fā)等 EDA 技術(shù)的綜合應用實踐環(huán)節(jié)。相關(guān)的工程技術(shù)人員也特別重視學習 EDA技術(shù)，并渴望提高其工程應用能力。 對于迅猛發(fā)展的 EDA 技術(shù)的綜合應用，從 EDA技術(shù)的綜合應用系統(tǒng)的深度來分 ，可分為 3個層次： ① 功能電路模塊的設計； ② 算法實現(xiàn)電路模塊的設計；③ 片上系統(tǒng) /嵌入式系統(tǒng) /現(xiàn)代 DSP系統(tǒng)的設計。 從 EDA 技術(shù)的綜合應用系統(tǒng)的最終主要硬件構(gòu)成來分，已出現(xiàn) 6 種形式： ① CPLD/FPGA 系統(tǒng)； ② CPLD/FPGA+MCU系統(tǒng)； ③ CPLD/FPGA+專用 DSP處理器 系統(tǒng)； ④ 基于 FPGA 實現(xiàn)的現(xiàn)代 DSP 系統(tǒng)； ⑤ 基于 FPGA 實現(xiàn)的 SOC 片上系統(tǒng)； ⑥ 基于 FPGA 實現(xiàn)的嵌入式系統(tǒng)。 從 EDA 技術(shù)的綜合應用系統(tǒng)的完善層次來分，可分為 3 個層次： ① EDA 綜合系統(tǒng) 主體電路的設計、仿真及硬件驗證； ② EDA 綜合系統(tǒng) 主體電路的設計、仿真、硬件驗證 +系統(tǒng)外圍電路 PCB 的設計與制作； ③ EDA 綜合系統(tǒng) 主體電路的設計、仿真、硬件驗證 +系統(tǒng)整體電路 PCB 的設計與制作及系統(tǒng)的組裝、調(diào)試。 關(guān)鍵詞： EDA、 搶答器 、電路設計、程序設計、仿真 、 嵌入式系統(tǒng) 5 目錄 1 引 言 ..........................................................................................錯誤 !未定義書簽。 智力競賽搶答器的設計目的 ..........................................錯誤 !未定義書簽。 本設計任務和基本 內(nèi)容 ..................................................錯誤 !未定義書簽。 2 EDA 和 VHDL 簡介 ..............................................................錯誤 !未定義書簽。 EDA 的簡介 .....................................................................錯誤 !未定義書簽。 VHDL 的簡介 ................................................................錯誤 !未定義書簽。 VHDL 語言 的 特點 ...................................................................................... 10 3 基于 VHDL 的智力競賽搶答器的設計規(guī)劃過程 錯誤 !未定義書簽。 智力競賽搶答器的組成原理 .........................................錯誤 !未定義書簽。 2 搶答器模塊的設計 ...........................................................錯誤 !未定義書簽。 鑒別鎖存模塊的設計 .................................................錯誤 !未定義書簽。 3 答題計時 模塊的設計 .................................................錯誤 !未定義書簽。 4 計分電路模塊 ...............................................................錯誤 !未定義書簽。 掃描顯示模塊 ...............................................................錯誤 !未定義書簽。 4 結(jié)束語 ......................................................................................錯誤 !未定義書簽。 參考文獻 ...................................................................................................................... 23 代碼附錄 ......................................................................................錯誤 !未定義書簽。 4 6 1 引言 無論是在學校、工廠、軍隊還是益智性電視節(jié)目 , 都會舉辦各種各樣的智力競賽 , 都會用到搶答器。 目前市場上已有各種各樣的智力競賽搶答器 , 但絕大多數(shù)是早期設計的 , 以模擬電路、數(shù)字電路或者模擬電路與數(shù)字電路相結(jié)合的產(chǎn)品。這部分搶答器已相當成熟 , 但功能越多的電路相對來說就越復雜 , 且成本偏高 , 故障高 , 顯示方式簡單 ( 有的甚至沒有顯示電路 ) , 無法判斷提前搶按按鈕的行為 , 不便于電路升級換代。本設計就是 基于 VHDL設計的一個智力競賽搶答器盡量 使競賽真正達到公正、公平、公開。 設計的目的 本次設計的目的就是在掌握 EDA實驗開發(fā)系統(tǒng)的初步使用基礎(chǔ)上， 了解EDA技術(shù)， 了解并掌握 VHDL硬件描述語言的設計方法和思想， 通過學習的 VHDL語言結(jié)合電子電路的設計知識理論聯(lián)系實際，掌握所學的課程知識， 學習 VHDL基本單元電路的綜合設計應用。通過對 智力競賽搶答器 的 設計，鞏固和 綜合 運用所學課程，理論聯(lián)系實際，提高設計能力，提高分析、解決計算機技術(shù)實際問題的獨立工作能力。 本文采用 經(jīng)８輸入與非門和非門后的反饋信號 的高電平作為解鎖存，用 555定時器的模型來倒計時，同時以脈沖信號來控制加法器和減法器來控制搶答過程中的計分，應用二極管和數(shù)碼顯示管為主要部件來設計掃描顯示器。 通過課程設計深入理解 VHDL語言的精髓 和掌握運用所學的知識 ，達到課程設計的目標。 7 設計的 基本內(nèi)容 本文是設計的一個四路智力競賽搶答器，利用 VHDL設計搶答器的各個模塊，并使用 EDA 工具對 各模塊 進行仿真驗證 。智力競賽 搶答器的設計 分為 四個 模塊：鑒別鎖存模塊；答題計時模塊；搶答計分模塊以及掃描顯示模塊。 把各個模塊整合后，通過電路的輸入輸出對應關(guān)系連接起來。設計成一個有如下功能的搶答器： （ 1）具有第一搶答信號的鑒別鎖存功能。在主持人發(fā)出搶答指令后，若有參賽者按搶答器按鈕，則該組指示燈亮，顯示器顯示出搶答者的組別。同時電路處于自鎖狀態(tài)， 使其他組的搶答器按鈕不起作用。 （ 2）具有計分功能。在初始狀態(tài)時，主持人可以設置答題時間的初始值。在主持人對搶答組別進行確認，并給出倒計時計數(shù)開始信號以后，搶答者開始回答問題。此時，顯示器從初始值開始計時，計至 0 時停止計數(shù)。 （ 3）具有計分功能。在初始狀態(tài)時，主持人可以給每組設置初始分值。第三者組搶答完畢后，由主持人打分，答對一次加 10 分階段，錯則減 10 分。 （ 4）掃描顯示功能。在初始狀態(tài)時，各組計分給出一個固定的值并將它掃描顯示在屏幕上，當計分或者要顯示的數(shù)據(jù)發(fā)生變化時，再次掃描并顯示出來。 8 2 EDA、 VHDL 簡介 EDA 技術(shù) EDA 技術(shù)是在電子 CAD 技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟件系統(tǒng)，是指以計算機為工作平臺，融合了應用電子技術(shù)、計算機技術(shù)、信息處理及智能化技術(shù)的最新成果，進行電子產(chǎn)品的自動設計。利用 EDA 工具，電子設計師可以從概念、算法、協(xié)議等開始設計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設計、性能分析到設計出 IC 版圖或 PCB 版圖的整個過程在計算機上自動處理完成?，F(xiàn)在對 EDA 的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事等各個 領(lǐng)域，都有 EDA 的應用。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA 技術(shù)。本文所指的 EDA 技術(shù)，主要針對電子電路設計、 PCB 設計和 IC 設計。 EDA 設計可分為系統(tǒng)級、電路級和物理實現(xiàn)級。 硬件描述語言 —— VHDL VHDL 的簡介 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言 。自 IEEE 公布了 VHDL 的標準版本，IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設計環(huán)境，或宣布自己的設計工具可以和 VHDL 接口。此后 VHDL 在電子設計領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。 1993 年， IEEE 對VHDL 進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標準的 10761993 版本，（簡稱 93 版）?，F(xiàn)在， 9 VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL 于 Verilog 語言將承擔起大部分的數(shù)字系統(tǒng)設計任務。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。 VHDL 的程序結(jié)構(gòu)特點是將一項工程設計，或稱設計實體（可以是一個元件