【正文】 長(zhǎng)沙理工大學(xué) 《計(jì)算機(jī)組成原理》課程設(shè)計(jì)報(bào)告 毛 俊 學(xué) 院 計(jì)算機(jī)與通信工程 專 業(yè) 網(wǎng)絡(luò)工程 班 級(jí) 網(wǎng)絡(luò)工程 0802 學(xué) 號(hào) 202158080214 學(xué)生姓名 毛 俊 指導(dǎo)教師 蔡 爍 課程成績(jī) 完成日期 2021 年 12月 31 日 2 課程設(shè)計(jì)任務(wù)書 計(jì)算機(jī)與通信工程 學(xué)院 計(jì)算機(jī)科學(xué)與技術(shù) 專業(yè) 課程名稱 計(jì)算機(jī)組成原理課程設(shè)計(jì) 時(shí)間 2021～ 2021 學(xué)年第一學(xué)期 17～ 18 周 學(xué)生姓名 毛 俊 指導(dǎo)老師 蔡 爍 題 目 基于單片機(jī)水溫控制系統(tǒng) 主要內(nèi)容： 使用 EDA技術(shù)并用 VHDL 語(yǔ)言來(lái) 設(shè)計(jì) 一個(gè)智力競(jìng)賽搶答器 ,從而達(dá)到熟練掌握 VHDL。 要求： （ 1）通過(guò)對(duì)相應(yīng)文獻(xiàn)的收集、分析以及總結(jié)，給出相應(yīng)課題的背景、意義 及現(xiàn)狀研究分析。 （ 2）通過(guò)課題設(shè)計(jì)，掌握計(jì)算機(jī)組成原理的分析方法和設(shè)計(jì)方法。 （ 3）學(xué)按要求編寫課程設(shè)計(jì)報(bào)告書，能正確闡述設(shè)計(jì)和實(shí)驗(yàn)結(jié)果。 （ 4）學(xué) 生應(yīng)抱著嚴(yán)謹(jǐn)認(rèn)真的態(tài)度積極投入到課程設(shè)計(jì)過(guò)程中，認(rèn)真查閱相應(yīng)文獻(xiàn)以及實(shí)現(xiàn)，給出個(gè)人分析、設(shè)計(jì)以及實(shí)現(xiàn)。 應(yīng)當(dāng)提交的文件： （ 1）課程設(shè)計(jì)報(bào)告。 （ 2）課程設(shè)計(jì)附件（主要是源程序）。 課程設(shè)計(jì)成績(jī)?cè)u(píng)定 3 學(xué) 院 計(jì)算機(jī)通信工程 專 業(yè) 網(wǎng)絡(luò)工程 班 級(jí) 網(wǎng)絡(luò) 0802 班 學(xué) 號(hào) 202158080214 學(xué)生姓名 毛 俊 指導(dǎo)教師 蔡 爍 課程成績(jī) 完成日期 2021 年 12月 31 日 指導(dǎo)教師對(duì)學(xué)生在課程設(shè)計(jì)中的評(píng)價(jià) 評(píng)分項(xiàng)目 優(yōu) 良 中 及格 不及格 課程設(shè)計(jì)中的創(chuàng)造性成果 學(xué)生掌握課程內(nèi)容的程度 課程設(shè)計(jì)完成情況 課程設(shè)計(jì)動(dòng)手 能力 文字表達(dá) 學(xué)習(xí)態(tài)度 規(guī)范要求 課程設(shè)計(jì)論文的質(zhì)量 指導(dǎo)教師對(duì)課程設(shè)計(jì)的評(píng)定意見 綜合成績(jī) 指導(dǎo)教師簽字 年 月 日 4 基于 VHDL 的智力競(jìng)賽搶答器 學(xué)生： 毛 俊 指導(dǎo)老師： 蔡 爍 摘要： EDA 技術(shù)作為現(xiàn)代電子設(shè)計(jì)最新技術(shù)的結(jié)晶，其廣闊的應(yīng)用前景和深遠(yuǎn)的影響已毋庸置疑，它在信息工程類專業(yè)中的基礎(chǔ)地位和核心作用也逐漸被人們所認(rèn)識(shí)。許多高等學(xué)校開設(shè)了相應(yīng)的課程，并為學(xué)生提供了課程設(shè)計(jì)、綜合實(shí)踐、電子設(shè)計(jì)競(jìng)賽、畢業(yè)設(shè)計(jì)、科學(xué)研究和產(chǎn)品開發(fā)等 EDA 技術(shù)的綜合應(yīng)用實(shí)踐環(huán)節(jié)。相關(guān)的工程技術(shù)人員也特別重視學(xué)習(xí) EDA技術(shù)，并渴望提高其工程應(yīng)用能力。 對(duì)于迅猛發(fā)展的 EDA 技術(shù)的綜合應(yīng)用，從 EDA技術(shù)的綜合應(yīng)用系統(tǒng)的深度來(lái)分 ，可分為 3個(gè)層次： ① 功能電路模塊的設(shè)計(jì)； ② 算法實(shí)現(xiàn)電路模塊的設(shè)計(jì)；③ 片上系統(tǒng) /嵌入式系統(tǒng) /現(xiàn)代 DSP系統(tǒng)的設(shè)計(jì)。 從 EDA 技術(shù)的綜合應(yīng)用系統(tǒng)的最終主要硬件構(gòu)成來(lái)分，已出現(xiàn) 6 種形式： ① CPLD/FPGA 系統(tǒng)； ② CPLD/FPGA+MCU系統(tǒng)； ③ CPLD/FPGA+專用 DSP處理器 系統(tǒng)； ④ 基于 FPGA 實(shí)現(xiàn)的現(xiàn)代 DSP 系統(tǒng)； ⑤ 基于 FPGA 實(shí)現(xiàn)的 SOC 片上系統(tǒng)； ⑥ 基于 FPGA 實(shí)現(xiàn)的嵌入式系統(tǒng)。 從 EDA 技術(shù)的綜合應(yīng)用系統(tǒng)的完善層次來(lái)分，可分為 3 個(gè)層次： ① EDA 綜合系統(tǒng) 主體電路的設(shè)計(jì)、仿真及硬件驗(yàn)證； ② EDA 綜合系統(tǒng) 主體電路的設(shè)計(jì)、仿真、硬件驗(yàn)證 +系統(tǒng)外圍電路 PCB 的設(shè)計(jì)與制作； ③ EDA 綜合系統(tǒng) 主體電路的設(shè)計(jì)、仿真、硬件驗(yàn)證 +系統(tǒng)整體電路 PCB 的設(shè)計(jì)與制作及系統(tǒng)的組裝、調(diào)試。 關(guān)鍵詞： EDA、 搶答器 、電路設(shè)計(jì)、程序設(shè)計(jì)、仿真 、 嵌入式系統(tǒng) 5 目錄 1 引 言 ..........................................................................................錯(cuò)誤 !未定義書簽。 智力競(jìng)賽搶答器的設(shè)計(jì)目的 ..........................................錯(cuò)誤 !未定義書簽。 本設(shè)計(jì)任務(wù)和基本 內(nèi)容 ..................................................錯(cuò)誤 !未定義書簽。 2 EDA 和 VHDL 簡(jiǎn)介 ..............................................................錯(cuò)誤 !未定義書簽。 EDA 的簡(jiǎn)介 .....................................................................錯(cuò)誤 !未定義書簽。 VHDL 的簡(jiǎn)介 ................................................................錯(cuò)誤 !未定義書簽。 VHDL 語(yǔ)言 的 特點(diǎn) ...................................................................................... 10 3 基于 VHDL 的智力競(jìng)賽搶答器的設(shè)計(jì)規(guī)劃過(guò)程 錯(cuò)誤 !未定義書簽。 智力競(jìng)賽搶答器的組成原理 .........................................錯(cuò)誤 !未定義書簽。 2 搶答器模塊的設(shè)計(jì) ...........................................................錯(cuò)誤 !未定義書簽。 鑒別鎖存模塊的設(shè)計(jì) .................................................錯(cuò)誤 !未定義書簽。 3 答題計(jì)時(shí) 模塊的設(shè)計(jì) .................................................錯(cuò)誤 !未定義書簽。 4 計(jì)分電路模塊 ...............................................................錯(cuò)誤 !未定義書簽。 掃描顯示模塊 ...............................................................錯(cuò)誤 !未定義書簽。 4 結(jié)束語(yǔ) ......................................................................................錯(cuò)誤 !未定義書簽。 參考文獻(xiàn) ...................................................................................................................... 23 代碼附錄 ......................................................................................錯(cuò)誤 !未定義書簽。 4 6 1 引言 無(wú)論是在學(xué)校、工廠、軍隊(duì)還是益智性電視節(jié)目 , 都會(huì)舉辦各種各樣的智力競(jìng)賽 , 都會(huì)用到搶答器。 目前市場(chǎng)上已有各種各樣的智力競(jìng)賽搶答器 , 但絕大多數(shù)是早期設(shè)計(jì)的 , 以模擬電路、數(shù)字電路或者模擬電路與數(shù)字電路相結(jié)合的產(chǎn)品。這部分搶答器已相當(dāng)成熟 , 但功能越多的電路相對(duì)來(lái)說(shuō)就越復(fù)雜 , 且成本偏高 , 故障高 , 顯示方式簡(jiǎn)單 ( 有的甚至沒(méi)有顯示電路 ) , 無(wú)法判斷提前搶按按鈕的行為 , 不便于電路升級(jí)換代。本設(shè)計(jì)就是 基于 VHDL設(shè)計(jì)的一個(gè)智力競(jìng)賽搶答器盡量 使競(jìng)賽真正達(dá)到公正、公平、公開。 設(shè)計(jì)的目的 本次設(shè)計(jì)的目的就是在掌握 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的初步使用基礎(chǔ)上， 了解EDA技術(shù)， 了解并掌握 VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想， 通過(guò)學(xué)習(xí)的 VHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際，掌握所學(xué)的課程知識(shí)， 學(xué)習(xí) VHDL基本單元電路的綜合設(shè)計(jì)應(yīng)用。通過(guò)對(duì) 智力競(jìng)賽搶答器 的 設(shè)計(jì)，鞏固和 綜合 運(yùn)用所學(xué)課程，理論聯(lián)系實(shí)際，提高設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。 本文采用 經(jīng)８輸入與非門和非門后的反饋信號(hào) 的高電平作為解鎖存，用 555定時(shí)器的模型來(lái)倒計(jì)時(shí)，同時(shí)以脈沖信號(hào)來(lái)控制加法器和減法器來(lái)控制搶答過(guò)程中的計(jì)分，應(yīng)用二極管和數(shù)碼顯示管為主要部件來(lái)設(shè)計(jì)掃描顯示器。 通過(guò)課程設(shè)計(jì)深入理解 VHDL語(yǔ)言的精髓 和掌握運(yùn)用所學(xué)的知識(shí) ，達(dá)到課程設(shè)計(jì)的目標(biāo)。 7 設(shè)計(jì)的 基本內(nèi)容 本文是設(shè)計(jì)的一個(gè)四路智力競(jìng)賽搶答器，利用 VHDL設(shè)計(jì)搶答器的各個(gè)模塊，并使用 EDA 工具對(duì) 各模塊 進(jìn)行仿真驗(yàn)證 。智力競(jìng)賽 搶答器的設(shè)計(jì) 分為 四個(gè) 模塊：鑒別鎖存模塊；答題計(jì)時(shí)模塊；搶答計(jì)分模塊以及掃描顯示模塊。 把各個(gè)模塊整合后，通過(guò)電路的輸入輸出對(duì)應(yīng)關(guān)系連接起來(lái)。設(shè)計(jì)成一個(gè)有如下功能的搶答器： （ 1）具有第一搶答信號(hào)的鑒別鎖存功能。在主持人發(fā)出搶答指令后，若有參賽者按搶答器按鈕，則該組指示燈亮，顯示器顯示出搶答者的組別。同時(shí)電路處于自鎖狀態(tài)， 使其他組的搶答器按鈕不起作用。 （ 2）具有計(jì)分功能。在初始狀態(tài)時(shí)，主持人可以設(shè)置答題時(shí)間的初始值。在主持人對(duì)搶答組別進(jìn)行確認(rèn)，并給出倒計(jì)時(shí)計(jì)數(shù)開始信號(hào)以后，搶答者開始回答問(wèn)題。此時(shí)，顯示器從初始值開始計(jì)時(shí)，計(jì)至 0 時(shí)停止計(jì)數(shù)。 （ 3）具有計(jì)分功能。在初始狀態(tài)時(shí)，主持人可以給每組設(shè)置初始分值。第三者組搶答完畢后，由主持人打分，答對(duì)一次加 10 分階段，錯(cuò)則減 10 分。 （ 4）掃描顯示功能。在初始狀態(tài)時(shí)，各組計(jì)分給出一個(gè)固定的值并將它掃描顯示在屏幕上，當(dāng)計(jì)分或者要顯示的數(shù)據(jù)發(fā)生變化時(shí)，再次掃描并顯示出來(lái)。 8 2 EDA、 VHDL 簡(jiǎn)介 EDA 技術(shù) EDA 技術(shù)是在電子 CAD 技術(shù)基礎(chǔ)上發(fā)展起來(lái)的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺(tái)，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。利用 EDA 工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出 IC 版圖或 PCB 版圖的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成?，F(xiàn)在對(duì) EDA 的概念或范疇用得很寬。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè) 領(lǐng)域，都有 EDA 的應(yīng)用。目前 EDA 技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機(jī)制造過(guò)程中，從設(shè)計(jì)、性能測(cè)試及特性分析直到飛行模擬，都可能涉及到EDA 技術(shù)。本文所指的 EDA 技術(shù)，主要針對(duì)電子電路設(shè)計(jì)、 PCB 設(shè)計(jì)和 IC 設(shè)計(jì)。 EDA 設(shè)計(jì)可分為系統(tǒng)級(jí)、電路級(jí)和物理實(shí)現(xiàn)級(jí)。 硬件描述語(yǔ)言 —— VHDL VHDL 的簡(jiǎn)介 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和美國(guó)國(guó)防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言 。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本，IEEE1076（簡(jiǎn)稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語(yǔ)言。 1993 年， IEEE 對(duì)VHDL 進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標(biāo)準(zhǔn)的 10761993 版本，（簡(jiǎn)稱 93 版）?，F(xiàn)在， 9 VHDL 和 Verilog 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言。有專家認(rèn)為，在新的世紀(jì)中， VHDL 于 Verilog 語(yǔ)言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件