【正文】 畢業(yè)設(shè)計(jì)說明書 學(xué)生姓名 學(xué) 號(hào) 170602045 院 ( 系 ) 物理與電子電氣工程學(xué)院 專 業(yè) 電子信息科學(xué)與技術(shù) 題 目 基于 VHDL 的 IIR 數(shù)字濾波器的設(shè)計(jì) 指導(dǎo)教師 教授 /碩士 2021 年 5 月 淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)） 1 摘 要 :本課題采用一種基于 VHDL 的 IIR 數(shù)字濾波器的設(shè)計(jì)方案 ,首先分析了 IIR 數(shù)字濾波器的原理及設(shè)計(jì)方法，然后通過 QUARTUSⅡ的設(shè)計(jì)平臺(tái)，采用自頂向下的模塊化設(shè)計(jì)思想將整個(gè) IIR 數(shù)字濾波器分為：時(shí)序控制、延時(shí)、補(bǔ)碼乘加和累加四 個(gè)功能模塊。分別對(duì)各模塊采用 VHDL 進(jìn)行描述后，進(jìn)行了仿真和綜合。仿真結(jié)果表明，本課題所設(shè)計(jì)的 IIR數(shù)字濾波器運(yùn)算速度較快 ,系數(shù)改變靈活，有較好的參考價(jià)值。 關(guān)鍵詞： 電子設(shè)計(jì)自動(dòng)化， IIR數(shù)字濾波器（無限長(zhǎng)沖激響應(yīng)），現(xiàn)場(chǎng)可編程門陣列，硬件描述 Abstract: A kind of IIR digital filter design method was introduced in the paper, which is based on FPGA. By used the design plant of QUARTUS Ⅱ , we adopt blocking method named “Topdown ” and divide the entire IIR digital filter into four blocks, which are Clock control, Time delay, Multiplyaddition and Progression. After described with VHDL, we do emulate and synthesis to each block. The result shows that, the introduced IIR digital filter runs fast, and the coefficient changes agility. It has high worth for consulting. Keywords: electronic design automation, iir digital filter, field programmable gate array, very high speed integrated circuit hardware description language (VHDL) 淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)） 2 目 錄 1. 序 言 .......................................................................................................... 3 數(shù)字濾波器及其硬件實(shí)現(xiàn)方法 ................................................................. 3 IIR 數(shù)字濾波器概念 .................................................................................. 3 IIR 數(shù)字濾波器的硬件實(shí)現(xiàn)方案 ............................................................. 5 3. EDA 技術(shù)和可編程邏輯器件 ...................................................................... 8 電子設(shè)計(jì)自動(dòng)化 EDA 技術(shù) ...................................................................... 8 可編程邏輯器件 ....................................................................................... 9 硬件描述語言 VHDL 及數(shù)字系統(tǒng)設(shè)計(jì)方法 ........................................... 9 4. IIR 數(shù)字濾波器的設(shè)計(jì)與仿真結(jié)果分析 .................................................... 10 各模塊的設(shè)計(jì)與仿真結(jié)果分析 ............................................................... 10 IIR 數(shù)字濾波器的仿真與結(jié)果分析 ......................................................... 14 結(jié) 束 語 ......................................................................................................... 19 參考文獻(xiàn) ......................................................................................................... 20 致 謝 ............................................................................................................. 21 附錄 1 各模塊 VHDL 程序 ............................................................................. 22 淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)） 3 1. 序 言 隨著 EDA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大和深入， EDA 技術(shù)在電子信息、通信、自動(dòng)控制及 計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。這些技術(shù)的使用使得現(xiàn)代電子產(chǎn)品的體積減小、性能增強(qiáng)、集成化程度提高，與此同時(shí)其可編程能力也得以提高。在使用 EDA 進(jìn)行電子設(shè)計(jì)時(shí)，設(shè)計(jì)人員可按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，采用硬件描述語言（ DHL）完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過綜合器和適配器生成最終的目標(biāo)器件。 VHDL 語言是 EDA 設(shè)計(jì)中常用的一種 IEEE 標(biāo)準(zhǔn)語言，其具有覆蓋面廣、描述能力強(qiáng)、可讀性好、支持大規(guī)模設(shè)計(jì)及邏輯單元利用等優(yōu)點(diǎn)，因此受到越來越多的電子工程師的青睞。 本次設(shè)計(jì)采用 EDA技術(shù)中 的模塊化設(shè)計(jì)思想，就 IIR 數(shù)字濾波器中的一些關(guān)鍵電路進(jìn)行設(shè)計(jì) ,主要內(nèi)容包括：時(shí)序控制模塊、延時(shí)模塊、補(bǔ)碼乘加模塊、累加模塊和 IIR 數(shù)字濾波器的頂層設(shè)計(jì)。分別對(duì)各模塊采用 VHDL 進(jìn)行描述后，進(jìn)行了仿真和綜合，取得了較好的設(shè)計(jì)效果。實(shí)驗(yàn)結(jié)果表明，本課題所設(shè)計(jì)的 IIR 數(shù)字濾波器具有運(yùn)算速度快 ,系數(shù)改變靈活方便等特點(diǎn)。 IIR數(shù)字濾波器概念 數(shù)字濾波器是完成信號(hào)濾波處理功能的，用有限精度算法實(shí)現(xiàn)的離散時(shí)間線性非時(shí)變系統(tǒng)。輸入一組數(shù)字量，通過運(yùn)算輸出的是另一組數(shù)字量。數(shù) 字濾波器具有穩(wěn)定性好、精度高、靈活性大等突出優(yōu)點(diǎn)。隨著數(shù)字技術(shù)的發(fā)展，用數(shù)字技術(shù)設(shè)計(jì)濾波器的功能越來越受到人們的注意和廣泛的應(yīng)用。 IIR數(shù)字濾波器的原理 一個(gè)數(shù)字濾波器的系統(tǒng)函數(shù) )(zH 可以表示為： ()Hz=)()(zXzY=????????NjjjMiiizbza1101 () 直接由 )(zH 得出表示輸入輸出關(guān)系的常系數(shù)線性差分方程為： 淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)） 4 ?)(ny ?? ??Mi i inxa0 )( ?? ? ?Nj j jnyb1 1 )( () 式中 ia 、 1?jb 為濾波系數(shù)，當(dāng) 1?jb 均為零時(shí)，該濾波器為 FIR 數(shù)字濾波器，當(dāng) 1?jb 不均為零時(shí)，則為 IIR 數(shù)字濾波器。與 FIR 數(shù)字濾波器相比， IIR 數(shù)字濾波器可以用較低的階數(shù)獲得高的選擇性，所用的存儲(chǔ)單元少，成本低、信號(hào)延遲小，并且 IIR數(shù)字濾波器可以借助于模擬濾波器的設(shè)計(jì)成果，設(shè)計(jì)工作量相對(duì)較小，為此，本文就 IIR數(shù)字濾波器進(jìn)行相關(guān)討論。 IIR數(shù)字濾波器的基本結(jié)構(gòu) IIR 數(shù)字濾波器有直接型、級(jí)聯(lián)型和并聯(lián)型三種基本結(jié)構(gòu)。由 IIR 數(shù)字濾波器的 N 階差分方程 ()式可知，設(shè) M=N=2，則網(wǎng)絡(luò)結(jié)構(gòu)如圖 11 所示。 圖 11 直接型結(jié)構(gòu) IIR數(shù)字濾波器的設(shè)計(jì)方法 IIR 數(shù)字濾波器的設(shè)計(jì)方法通常有模擬轉(zhuǎn)換法、零極點(diǎn)累試法和優(yōu)化設(shè)計(jì)法。 1. IIR 數(shù)字濾波器的模擬轉(zhuǎn)換設(shè)計(jì)法 利用模擬濾波器成熟的理論和設(shè)計(jì)方法來設(shè)計(jì) IIR數(shù)字濾波器是經(jīng)常使用的方法。設(shè)計(jì)過程是：按照技術(shù)要求設(shè)計(jì)一個(gè)模擬濾波器，得到濾波器的傳輸函數(shù) )(sHa ，再按一定的轉(zhuǎn)換關(guān)系將 )(sHa 轉(zhuǎn)換成數(shù)字濾波器的系統(tǒng)函數(shù) )(zH 。將傳輸函數(shù) )(sHa 從 s 平面轉(zhuǎn)移到 z 平面的方法有多種，但工程上常用的是脈沖響應(yīng)不變法和雙線性變換法。 2. IIR 數(shù)字濾波器的零極點(diǎn)累試法 上述介紹的模擬轉(zhuǎn)換設(shè)計(jì)法實(shí)際上是數(shù)字濾波器的一種間接設(shè)計(jì)方法，而且幅度特性受到所選模擬濾波器特性的限制。例如巴特沃斯低通幅度特性是單調(diào)下降，而切比雪夫低通特性帶內(nèi)或帶外有上、下波動(dòng)等，對(duì)于要求任意幅度特性的濾波器，則不適合采用這種方法。下述 介紹的在數(shù)字域直接設(shè)計(jì) IIR 數(shù)字濾波器的設(shè)計(jì)方法，其特點(diǎn)是適合設(shè)計(jì)任意幅度特性的濾波器。 x(n) a0 y(n) z1 b0 a1 z1 b1 a2 淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)） 5 在 IIR數(shù)字濾波器的直接設(shè)計(jì)法中零極點(diǎn)累試法較為常用，設(shè)單位脈沖響應(yīng)的零極點(diǎn)表達(dá)式為 AzH ?)(????????NkkMrrzdzc1111)1()1( （ ） 按照（ ）式，系統(tǒng)特性取決于系統(tǒng)零極點(diǎn)的分布，通過分析，我們知道系統(tǒng)極點(diǎn)位置 主要影響系統(tǒng)幅度特性峰值位置及其尖銳程度，零點(diǎn)位置主要影響系統(tǒng)幅度特性的谷值位置及其凹下的程度；且通過零極點(diǎn)分析的幾何作圖法可以定性地畫出其幅度特性。上面的結(jié)論及方法提供了一種直接設(shè)計(jì)濾波器的方法。這種設(shè)計(jì)方法是根據(jù)其幅度特性先確定零極點(diǎn)位置，再按照確定的零極點(diǎn)寫出其系統(tǒng)函數(shù)，畫出其幅度特性，并與希望的進(jìn)行比較，如不滿足要求?？赏ㄟ^移動(dòng)零極點(diǎn)位置或增加（減少）零極點(diǎn)，進(jìn)行修正。 IIR 數(shù)字濾波器除模擬轉(zhuǎn)換設(shè)計(jì)法和零極點(diǎn)累試法外，還有一種直接在頻域或者時(shí)域中進(jìn)行設(shè)計(jì)，聯(lián)立方程后需要計(jì)算機(jī)作輔 助運(yùn)算的方法，即所謂的優(yōu)化設(shè)計(jì)法。 IIR 數(shù)字濾波器的硬件實(shí)現(xiàn)方案 濾波器 的實(shí)現(xiàn)主要包括兩大類： DSPTMS320 系列芯片的實(shí)現(xiàn)和 ISP 器件的實(shí)現(xiàn)（主要包括 FPGA 和 CPLD）。其中利用 DSPTMS320 系列芯片實(shí)現(xiàn) 濾波 時(shí)速度較慢，而利用 ISP 器件實(shí)現(xiàn)時(shí)，其運(yùn)算速度比 DSP 器件要快好多倍。 FPGA的實(shí)現(xiàn)包括其自帶的核的實(shí)現(xiàn)方法和自編程實(shí)現(xiàn)方法。核的實(shí)現(xiàn)方法雖然好用并且結(jié)構(gòu)縝密，但一般情況下使用的權(quán)限都會(huì)受到注冊(cè)購(gòu)買的限制，因此基于 FPGA 的自編程實(shí)現(xiàn)方法成了 濾波器 實(shí)現(xiàn)的首選。 ：直接相 乘累加式 對(duì)于二階的 IIR 數(shù)字濾波器，其傳遞函數(shù)為： ?)(zH 2110221101 ?????? ?? zbzb zazaa () 濾波器信號(hào)流圖見圖 11，在第 n 時(shí)刻， )(nX 是當(dāng)時(shí)的輸入樣本； )(nY 是 n 時(shí)刻的 IIR濾波器的輸出： )2()1()()( 10 ????? ndbndbnXnd 210 )2()1()()( andandandnY ????? () 因此，可以用硬件乘法器和硬件加法器來實(shí)現(xiàn)乘法和加法。由式 ()可以看出，按照淮陰師范學(xué)院畢業(yè)論文（設(shè)計(jì)） 6 這種設(shè)計(jì)方法，要用到 5 個(gè)乘法器和 6 個(gè)加法器。對(duì)于 FPGA 的設(shè)計(jì)來說，這種方法的缺點(diǎn)是比較耗費(fèi)資源。 ：基于 ROM 查表法的 VHDL 結(jié)構(gòu)化設(shè)計(jì) 采用 ROM 查表的方法，主要是為了避免使用硬件乘法器。 二階 IIR 的一般表示形式為： 211022110 ???? ????? nnnnnn