【正文】 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 1 目 錄 1 技術(shù)指標(biāo) .................................................................................................................... 2 實(shí)驗(yàn)?zāi)康?......................................................................................................... 2 實(shí)驗(yàn)要求 ......................................................................................................... 2 2 實(shí)驗(yàn)所需設(shè)備及實(shí)驗(yàn)原理 ........................................................................................ 2 實(shí)驗(yàn)設(shè)備 .......................................................................................................... 2 CPLD 驅(qū)動(dòng)基本原理 ...................................................................................... 2 CCD 驅(qū)動(dòng)時(shí)序要求 ........................................................................................ 5 3 實(shí)驗(yàn)內(nèi)容及步驟 ........................................................................................................ 8 實(shí)驗(yàn)內(nèi)容 .......................................................................................................... 8 實(shí)驗(yàn)步驟 .......................................................................................................... 8 4 實(shí)驗(yàn)過程分析 ............................................................................................................ 9 變頻部分 ......................................................................................................... 9 SH 信號與 Φ Φ2 信號部分 ........................................................................ 9 SP、 CP、 RS 信號部分 ................................................................................ 12 5 實(shí)驗(yàn)結(jié)果分析及調(diào)試過程 ....................................................................................... 14 軟件仿真結(jié)果分析 ....................................................................................... 14 測試結(jié)果分析 ............................................................................................... 15 調(diào)試過程 ....................................................................................................... 17 6 心得體會(huì) .................................................................................................................. 17 7 參考文獻(xiàn) .................................................................................................................. 18 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 2 基于 VHDL 的彩色線陣 CCD 驅(qū)動(dòng)電路設(shè)計(jì) 1 技術(shù)指標(biāo) 實(shí)驗(yàn)?zāi)康? 了解線陣 CCD 驅(qū)動(dòng)時(shí)序要求； 學(xué)會(huì) QuartusII 軟件基本使用方法； 學(xué)會(huì)使用 VHDL 語言編寫基本邏輯時(shí)序并設(shè)計(jì)出線陣 CCD 驅(qū)動(dòng)電路。 實(shí)驗(yàn)要求 能夠獨(dú)立使用 QuartusII 軟件編寫時(shí)序； 能夠使用 CPLD 驅(qū)動(dòng)板讓線陣 CCD 正常工作 。 2 實(shí)驗(yàn)所需設(shè)備及實(shí)驗(yàn)原理 實(shí)驗(yàn)設(shè)備 CPLD 驅(qū)動(dòng)板一塊（附帶下載線一條）以及 12V 電源； 雙蹤示波器一臺（帶寬 50MHZ 以上）； 計(jì)算機(jī)一臺以及 QuartusII 軟件一套 。 CPLD 驅(qū)動(dòng)基本原理 CPLD 驅(qū)動(dòng)板分布圖如圖 1 所示： 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 3 圖 1 CPLD 驅(qū)動(dòng)板分布 CPLD 驅(qū)動(dòng)板主要包括電源模塊、時(shí)鐘輸入模塊、 JTAG 下載模塊、主芯片、驅(qū)動(dòng)信號處理模塊、 CCD 模塊、測試區(qū)以及擴(kuò)展 I/O 口。各模塊內(nèi)容以及功能如下： 電源模塊：包括 12 V 電源輸入和 12V 轉(zhuǎn) 5V電路，實(shí)驗(yàn)板有三個(gè)電源開關(guān)，分別為 NO NO NO3， NO1 為實(shí)驗(yàn)板電源輸入開關(guān)，閉合此開關(guān) 12V 轉(zhuǎn) 5V電路工作； NO2 為 5V 電源開關(guān)，閉合此開關(guān)實(shí)驗(yàn)板有 5V 電源輸入； NO3 為CCD 電源開關(guān)，閉合此開關(guān) CCD 模塊有 12V 電源輸入。 時(shí)鐘輸入模塊：時(shí)鐘輸入模塊為 50MHZ 有源晶振提供，可以在 CPLD 模塊中分頻和倍頻得到不同的頻率時(shí)鐘。 JTAG 下載模塊：該模塊是程序 JTAG 下載口，通過該模塊實(shí)現(xiàn)程序下載。 CPLD 模塊：該模塊包涵一塊 CPLD 芯片和 I/O 口。 驅(qū)動(dòng)信號處理模塊：該模塊包涵十二路非門電路，實(shí)現(xiàn)對驅(qū)動(dòng)信號的處理，提高驅(qū)動(dòng)信號的驅(qū)動(dòng)能力。 測試點(diǎn)：該模塊包涵各路信號的檢測點(diǎn)。 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 4 CCD 模塊：該模塊包涵 CCD 芯片以及外圍電路，該模塊與 CPLD 下載板通過一條 20 芯排線連接。 基于 CPLD 的 CCD 驅(qū)動(dòng)原理圖如圖 2 所示： 圖 2 基于 CPLD 的 CCD 驅(qū)動(dòng)原理圖 圖中左邊 clk 是時(shí)鐘輸入程序模塊，中間 CCD 模塊是 VHDL 編寫的 CCD驅(qū)動(dòng)程序形成的 bdf程序模塊，右邊輸出的是 CCD 驅(qū)動(dòng)信號輸出。 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 5 CCD 驅(qū)動(dòng)時(shí)序 要求 圖 3 CCD 驅(qū)動(dòng)信號的時(shí)序 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 6 如圖 3 所示，整個(gè) CCD 的驅(qū)動(dòng)信號的各個(gè)支路的相互關(guān)系已經(jīng)給出。其中具體要求如圖 4 所示。 圖 4 各個(gè)支路的相互關(guān)系 其中 驅(qū)動(dòng)時(shí)序中各個(gè)時(shí)間參量的要求和各個(gè)信號的時(shí)鐘特性分別如表 表 2 所示。 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 7 表 1 驅(qū)動(dòng)信號中 各個(gè)時(shí)間參量的要求 表 2 驅(qū)動(dòng)信號中各個(gè)信號的時(shí)鐘特、特性要求 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 8 3 實(shí)驗(yàn)內(nèi)容及步驟 實(shí)驗(yàn)內(nèi)容 （ 1）使用 QuartusII 軟件進(jìn)行編程實(shí)驗(yàn)，完成分頻程序、延時(shí)程序和 CCD 驅(qū)動(dòng)時(shí)序的編程并進(jìn)行仿真，與實(shí)驗(yàn)要求比較是否合格； （ 2）使用 QuartusII 軟件下載程序至 CPLD 驅(qū)動(dòng)板，用雙蹤示波器測試各個(gè)信號是否符合實(shí)驗(yàn)要求； （ 3）使用 CPLD 驅(qū)動(dòng)板驅(qū)動(dòng)線陣 CCD 芯片，用雙蹤示波器觀測 CCD 是否正常工作。 實(shí)驗(yàn)步驟 （ 1）基本編程，打開 QuartusII 軟件，建立新工程，建立新 vhdl 文件和波形 文件并保存在相應(yīng)工程內(nèi)，編寫分頻程序并仿真，比較仿真結(jié)果和自己理論結(jié)果是否一致，按照理論結(jié)果調(diào)試程序直到仿真結(jié)果符合理論要求； （ 2）下載文件，打開 CPLD驅(qū)動(dòng)板電源（即 NO1和 NO2開關(guān)），使用 QuartusII軟件和 JTAG 下載線下載工程文件，下載完畢后用雙蹤示波器觀察相應(yīng)管腳輸出波形是否正確，若有問題請指導(dǎo)老師檢查； （ 3）編寫 CCD 驅(qū)動(dòng)程序，打開 QuartusII 軟件，建立新工程，建立新 vhdl文件和波形文件并保存在相應(yīng)工程內(nèi)，編寫程序并仿真，比較仿真結(jié)果是否符合驅(qū)動(dòng)要求，按照驅(qū)動(dòng)要求調(diào)試程序直到仿 真結(jié)果符合驅(qū)動(dòng)要求。 （ 4）下載 CCD 驅(qū)動(dòng)程序，按照第二步下載 CCD 驅(qū)動(dòng)程序文件至 CPLD 驅(qū)動(dòng)板，用雙蹤示波器觀測 Q1\Q2\SH\CP\RS\CP 管腳輸出波形是否正確，若有問題請指導(dǎo)老師檢查； （ 5）驅(qū)動(dòng) CCD 芯片，在第四步成功的基礎(chǔ)上打開 CCD 電源開關(guān)（即 NO3開關(guān)），用雙蹤示波器觀察 CCD 是否正常工作，若有問題請指導(dǎo)老師檢查。 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 9 （ 6）關(guān)閉示波器； （ 7）關(guān)閉 CPLD 驅(qū)動(dòng)板電源。 4 實(shí)驗(yàn)過程分析 根據(jù)設(shè)計(jì)要求編寫程序，分以下幾個(gè)步驟 變頻部分 首先將 50MHz 的 CLK 信號分至 25MHz、 、 等。利用觸發(fā)信號使一個(gè)整數(shù)變量增加或減少。整數(shù)的數(shù)值對應(yīng)不同的驅(qū)動(dòng)頻率，利用此原理即可實(shí)現(xiàn) 2 到 5 個(gè)頻率（或更多）的切換。 本實(shí)驗(yàn)中利用更為簡單的方法實(shí)現(xiàn) 2 個(gè)頻率的相互切換。利用高低電平的變換改變驅(qū)動(dòng)頻率，不僅效果良好，而且節(jié)省寄存器資源。 process(clk,ad) begin if(clk39。event and clk=39。139。)then if (ad=39。039。) then clkin=clk1。 else clkin=clk2。 end if。 end if。 end process。 SH 信號與 Φ Φ2 信號部分 對于控制 SH 信號和 Φ1 信號的相互關(guān)系有下列程序給出。 Φ2 由 Φ1 取反得到。 Φ Φ2 效果如圖 5 所示。 SH 信號和 Φ1 信號相互關(guān)系如圖 6 所示 。 process (clkin) variable count:integer:=0。 variable q:integer:=0。 begin if(clkin39。event and clkin=39。139。)then if (count N) then if (count = A and count = B)or( count C and count D) then 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 10 SH0=39。039。 SH1=39。039。 elsif (count B and count =C) then SH0=39。139。 SH1=39。039。 else SH0=39。039。 SH1=39。139。 end if。 if (q=12 )then q:=0。 clks = not clks 。 end if。 if (count=0) then q:=0。clks =39。139。 end if。 count:=count+1。 q:=q+1。 else count:= 0 。 end if 。 end if。 end process。 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 11 圖 6 SH 信號和 Φ1 信號的相互關(guān)系效果圖 圖 5 Φ Φ2 效果 圖 武漢理工大學(xué)開放性實(shí)驗(yàn)說明書 12 SP、 CP、 RS 信號部分 由于三路信號結(jié)構(gòu)類似，所以只寫出其中一個(gè) SP 信號，然后通過延時(shí)實(shí)現(xiàn)另外兩路信號 . 在編寫