【正文】 I I 摘 要 基于浮柵概念的閃存由于其小的單元尺寸和良好的工作性能已經(jīng)成為最通用的非易失性存儲(chǔ)器。本文 著重介紹了基于 NOR的非易失性存儲(chǔ)器的 設(shè)計(jì) ， 分析了基于 NOR 的非易失存儲(chǔ)器的工作原理和應(yīng)用前景；設(shè)計(jì)了 一個(gè) 64 位 的 該寄存器的電路圖和版圖； 通過 對版圖和電路圖 DRC和 LVS的驗(yàn)證， 最終得出 了正確的版圖和電路圖。 本文還闡述了關(guān)于版圖設(shè)計(jì)方面的相關(guān)知識(shí)。 關(guān)鍵詞 ： 存儲(chǔ)器；非易失 性 ； NOR；版圖設(shè)計(jì)； DRC II II Abstract The flash based on the concept of the floating gate has bee the most general nonvolatile memory because of its small unit size and good working performance. This paper mainly introduced the design of nonvolatile memory based on NOR gate. The working principles and application prospects of the nonvolatile memory based on NOR gate have been detailed analyzed. The schematic and layout of the 64bit circuit has been designed, which pass through the DRC and LVS, thus verifies the correct designing. This paper also introduces some relevant knowledge about layout design. Keywords: Memory。 Nonvolatile。 NOR。 Layout design。 DRC III III 目 錄 第 1 章 緒論 ......................................................... 1 半導(dǎo)體存儲(chǔ)器 ................................................ 1 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（ DRAM） ................................. 1 靜態(tài)隨機(jī)存取存儲(chǔ)器（ SRAM） ............................. 2 非易失性存儲(chǔ)器（ NVW） ....................................... 3 鐵電存儲(chǔ)器 (FeRAM) ...................................... 3 磁性隨機(jī)存儲(chǔ)器 (MRAM) ................................... 4 浮柵場效應(yīng)管 ................................................ 5 第 2 章 基于 NOR 非易失存儲(chǔ)器電路設(shè)計(jì) ................................. 7 第 3 章 基于 NOR 的非易失存儲(chǔ)器版圖設(shè)計(jì) .............................. 9 版圖設(shè)計(jì)流程 ................................................ 9 版圖設(shè)計(jì)規(guī)則 ................................................ 9 線寬規(guī)則 .............................................. 10 間距規(guī)則 .............................................. 10 交疊規(guī)則 .............................................. 11 延伸規(guī)則 .............................................. 11 天線效應(yīng) .............................................. 12 版圖驗(yàn)證 ................................................... 12 DRC（ Design Rule Check）設(shè)計(jì)規(guī)則檢查 .................. 13 LVS(Layout Versus Schematic)版圖和電路圖一致性檢查 .... 13 基于 NOR 的非易失版圖實(shí)現(xiàn) ................................... 13 8 位 8 位非易失存儲(chǔ)器電路圖 ........................... 13 8 位 8 位非易失存儲(chǔ)器版圖 ............................. 14 DRC 檢測 .............................................. 15 第 4 章 結(jié)論 ....................................................... 17 參考文獻(xiàn) ........................................................... 18 致謝 ............................................... 錯(cuò)誤 !未定義書簽。 1 1 第 1 章 緒論 半導(dǎo)體 存儲(chǔ)器以其容量大、體積小、功耗低、存取速度快、使用壽命長等特點(diǎn) ， 已廣泛應(yīng)用于數(shù)字系統(tǒng)。 半導(dǎo)體存儲(chǔ)器 半導(dǎo)體存儲(chǔ)器 (Semiconductor memory) 是一種以半導(dǎo)體電路作為存儲(chǔ)媒體的存儲(chǔ)器 ， 內(nèi)存儲(chǔ)器就是由稱為存儲(chǔ)器芯片的半導(dǎo)體集成電路組成。按其功能可分為：隨機(jī)存取存儲(chǔ)器（簡稱 RAM）和只讀存儲(chǔ)器（只讀 ROM） 。 RAM 包括 DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）和 SRAM（靜態(tài)隨機(jī)存取存儲(chǔ)器），當(dāng)關(guān)機(jī)或斷電時(shí)，其中的信息都會(huì)隨之丟失。 DRAM 主要用于主存（內(nèi)存的主體部分）， SRAM 主要用于高速緩存存儲(chǔ)器。 ROM 主要用于 BIOS 存儲(chǔ)器。 按其制造工藝可分為：雙極晶體管存儲(chǔ)器和MOS 晶體管存儲(chǔ)器。 按其存儲(chǔ)原理可分為：靜態(tài)和動(dòng)態(tài)兩種。 半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)主要有： 1. 存儲(chǔ)容量：存儲(chǔ)單元個(gè)數(shù) M每單元位數(shù) N 2. 存取時(shí)間：從啟動(dòng)讀 (寫 )操作到操作完成的時(shí)間 3. 存取周期：兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間 4. 平均故障間隔時(shí)間 MTBF（可靠性） 5. 功耗：動(dòng)態(tài)功耗、靜態(tài)功耗 動(dòng)態(tài)隨機(jī)存儲(chǔ)器（ DRAM） DRAM（ Dynamic Random Access Memory），即動(dòng)態(tài)隨機(jī)存取存儲(chǔ) 器 最為常見的系統(tǒng)內(nèi)存。 DRAM 只能將數(shù)據(jù)保持很短的時(shí)間。為了保持?jǐn)?shù)據(jù)， DRAM使用電容存儲(chǔ)，所以 必須隔一段時(shí)間刷新（ refresh）一次，如果存儲(chǔ)單元沒有被刷新，存儲(chǔ)的信息就會(huì)丟失。（關(guān)機(jī)就會(huì)丟失數(shù)據(jù) ） 。 圖 11 所示為 動(dòng)態(tài) RAM 的工作原理 。 動(dòng)態(tài) RAM 也是由許多基本存儲(chǔ)元按照行和列來組成的。 2 2 圖 11 3 管動(dòng)態(tài) RAM 的基本存儲(chǔ)電路 在這個(gè) 電路中，讀選擇線和寫選擇線是分開的，讀數(shù)據(jù)線和寫數(shù)據(jù)線也是分開的。 寫操作時(shí)，寫選擇線為 1，所以 Q1 導(dǎo)通，要寫入的數(shù)據(jù)通過 Q1 送到 Q2的柵極，并通過柵極電容在一定時(shí)間內(nèi)保持信息。讓我們看一下動(dòng)態(tài)效果 讀操作時(shí)，先通過公用的預(yù)充電管 Q4 使讀數(shù)據(jù)線上的分布電容 CD 充電，當(dāng)讀選擇線為高電平有效時(shí) ， Q3 處于可導(dǎo)通的狀態(tài)。若原來存有 1， 則 Q2 導(dǎo)通，讀數(shù)據(jù)線的分布電容 CD 通過 Q Q2 放電 ,此時(shí)讀得的信息為 0，正好和原存信息相反；若原存信息為 0,則 Q3 盡管具備導(dǎo)通條件，但因?yàn)?Q2 截止，所以， CD 上 的 電壓 保持不變，因而，讀得的信息為 1?？梢姡瑢@樣的存儲(chǔ)電路，讀得的信息和原來存入的信息正好相反 ,所以要通過讀出放大器進(jìn)行反相在送往 數(shù)據(jù)總線。 靜態(tài)隨機(jī)存取存儲(chǔ)器（ SRAM） SRAM 不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。而 DRAM（ Dynamic Random Access Memory)每隔一段時(shí)間，要刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會(huì)消失，因此 SRAM 具有較高的性能，但是 SRAM 也有它的缺點(diǎn)，即它的集成度 3 3 較低，相同容量的 DRAM 內(nèi)存可以設(shè)計(jì)為較小的體積，但是 SRAM 卻需要很大的體積，且 功耗較大。所以在主板上 SRAM 存儲(chǔ)器要占用一部分面積。 主要規(guī)格： 一種是置于 CPU 與主存間的高速緩存，它有兩種規(guī)格：一種是固定在主板上的高速緩存（ Cache Memory ）；另一種是插在卡槽上的 COAST（ Cache On A Stick）擴(kuò)充用的高速緩存，另外在 CMOS 芯片 1468l8 的電路里，它的內(nèi)部也有較小容量的 128 字節(jié) SRAM，存儲(chǔ)我們所設(shè)置的配置數(shù)據(jù)。還有為了加速 CPU 內(nèi)部數(shù)據(jù)的傳送，自 80486CPU 起，在 CPU 的內(nèi)部也設(shè)計(jì)有高速緩存，故在 Pentium CPU 就有所謂的 L1 Cache（一 級(jí)高速緩存）和 L2Cache（二級(jí)高速緩存）的名詞，一般 L1 Cache 是內(nèi)建在 CPU 的內(nèi)部， L2 Cache 是設(shè)計(jì)在CPU 的外部，但是 Pentium Pro 把 L1 和 L2 Cache 同時(shí)設(shè)計(jì)在 CPU 的內(nèi)部，故Pentium Pro 的體積較大。 Pentium II 又把 L2 Cache 移至 CPU 內(nèi)核之外的黑盒子里。 SRAM 顯然速度快，不需要刷新的操作，但是也有另外的缺點(diǎn)，就是價(jià)格高，體積大，所以在主板上還不能作為用量較大的主存。 非易失性存儲(chǔ)器（ NVW） 隨著集成電路的高速發(fā)展， MOS 電路地位越來越重要 ， MOS 的存儲(chǔ)結(jié)構(gòu)在電路中廣泛應(yīng)用。但 MOS 存儲(chǔ)結(jié)構(gòu)（如 DRAM 和 SRAM）存在很明顯的缺點(diǎn)，就是掉電后所存儲(chǔ)的數(shù)據(jù)會(huì)丟失。為了克服這個(gè)問題，人們設(shè)計(jì)出多種非易失且可編程的（除掩模型 ROM 外）存儲(chǔ)器。最近基于浮柵概念的閃存由于其小的單元尺寸和良好的工作性能已經(jīng)成為最通用的非易失存儲(chǔ)器。 鐵電存儲(chǔ)器 (FeRAM) 鐵電存儲(chǔ)器是一種在斷電時(shí)不會(huì)丟失內(nèi)容的非易失存儲(chǔ)器，具有高速、高密度、低功耗和抗輻射等優(yōu)點(diǎn)。當(dāng)前應(yīng)用于存儲(chǔ)器的鐵電材料主要有鈣鈦礦結(jié)構(gòu)系列，包括 PbZr1xTixO3， SrBi2Ti2O9 和 Bi4xLaxTi3O12 等。鐵電存儲(chǔ)器的存儲(chǔ)原理是基于鐵電材料的高介電常數(shù)和鐵電極化特性，按工作模式可以分為破壞性讀出 (DRO)和非破壞性讀出 (NDRO)。 DRO 模式是利用鐵電薄膜的電容效應(yīng)，以鐵電薄膜電容取代常規(guī)的存儲(chǔ)電荷的電容，利用鐵電薄膜的極化反轉(zhuǎn)來實(shí)現(xiàn)數(shù)據(jù) 4 4 的寫入與讀取。 鐵電隨機(jī)存取存儲(chǔ)器 (FeRAM)就是基于 DRO 工作模式。這種破壞性的讀出后需重新寫入數(shù)據(jù)，所以 FeRAM 在信息讀取過程中伴隨著大量的擦除 /重寫的操作。隨著不斷地極化反轉(zhuǎn)，此類 FeRAM 會(huì)發(fā)生疲勞失效等可靠性問題。目前，市場 上的鐵電存儲(chǔ)器全部都是采用這種工作模式。 NDRO 模式存儲(chǔ)器以鐵電薄膜來替代 MOSFET 中的柵極二氧化硅層，通過柵極極化狀態(tài) (177。Pr)實(shí)現(xiàn)對來自源 —漏電流的調(diào)制，使它明顯增大或減小，根據(jù)源 —漏電流的相對大小即可讀出所存儲(chǔ)的信息，而無需使柵極的極化狀態(tài)反轉(zhuǎn)，因此它的讀出方式是非破壞性的?；?NDRO 工作模式的鐵電場效應(yīng)晶體管 (FFET)是一種比較理想的存儲(chǔ)方式。但迄今為止，這種鐵電存儲(chǔ)器尚處于實(shí)驗(yàn)室研究階段，還不能達(dá)到實(shí)用程度。 磁性隨機(jī)存儲(chǔ)器 (MRAM) 從原理上講， MRAM 的設(shè)計(jì)是非常誘人的，它 通過控制鐵磁體中的電子旋轉(zhuǎn)方向來達(dá)到改變讀取電流大小的目的，從而使其具備二進(jìn)制數(shù)據(jù)存儲(chǔ)能力。理論上來說，鐵磁體是永久不會(huì)失效的，因此它的寫入次數(shù)也是無限的。在 MRAM發(fā)展初期所使用的磁阻元件是被稱為巨磁阻 (GMR)的結(jié)構(gòu)，此結(jié)構(gòu)由上下兩層磁性材料，中間夾著一層非磁性材料的金屬層所組成。由于 GMR 元件需較大電流成為無法突破的難點(diǎn)，因此無法達(dá)到高密度存儲(chǔ)器的要求。與 GMR 不同的另一種結(jié)構(gòu)是磁性隧道結(jié) (MTJ)，如圖 12 所示。 MTJ 與 GMR 元件的最大差異是隔開兩層磁性材料的是絕緣層而非金屬層。 MTJ 元件是由磁 場調(diào)制上下兩層磁性層的磁化方向成為平行或反平行來建立兩個(gè)穩(wěn)定狀態(tài)，在反平行狀態(tài)時(shí)通過此元件的電子會(huì)受到比較大的干擾，因此反映出較高的阻值；而在平行狀態(tài)時(shí)電子受到的干擾較小得到相對低的阻值。 MTJ 元件通過內(nèi)部金屬導(dǎo)線所產(chǎn)生的磁場強(qiáng)度來改變不同的阻值狀態(tài)，并以此記錄 “0”與 “1”的信號(hào)。 5 5 圖 12 MTJ 元件結(jié)構(gòu)示意圖 MRAM 當(dāng)前面臨的主要技術(shù)挑戰(zhàn)就是磁致電阻太過微弱，兩個(gè)狀態(tài)之間的電阻只有 30%~40%的差異，讀寫過程要識(shí)別出這種差異的話，還有一定的難度。不過， NVE 公司于 2021 年 11 月宣 布，其工程師研制