基于fpga的計(jì)數(shù)器設(shè)計(jì)(已修改)
2025-09-09 13:43 本頁面
【正文】 EDA 課程設(shè)計(jì) 項(xiàng)目名稱 基于 FPGA 的計(jì)數(shù)器的 設(shè)計(jì) 專業(yè)班級(jí) 通信 102 班 學(xué)生姓名 青瓜 指導(dǎo)教師 2020 年 5 月 28 日 通信 102班，姓名 青瓜 基于 FPGA的計(jì)數(shù)器 設(shè)計(jì) I 摘 要 本課程設(shè)計(jì)要完成一個(gè) 1 位十進(jìn)制計(jì)數(shù)器 的設(shè)計(jì) 。 計(jì)數(shù)器是大規(guī)模集成電路中運(yùn)用最廣泛的結(jié)構(gòu)之一。在模擬及數(shù) 字集成電路設(shè)計(jì)當(dāng)中 , 靈活地選擇與使用計(jì)數(shù)器可以實(shí)現(xiàn)很多復(fù)雜的功能 , 可以大量減少電路設(shè)計(jì)的復(fù)雜度和工作量。討論了一種可預(yù)置加減計(jì)數(shù)器的設(shè)計(jì) , 運(yùn)用 Ver ilog H DL 語言設(shè)計(jì)出了一種同步的可預(yù)置加減計(jì)數(shù)器 , 該計(jì)數(shù)器可以根據(jù)控制信號(hào)分別實(shí)現(xiàn)加法計(jì)數(shù)和減法計(jì)數(shù) , 從給定的預(yù)置位開始計(jì)數(shù) , 并給出詳細(xì)的 VerilogHDL 源代碼。最后 , 設(shè)計(jì)出了激勵(lì)代碼對(duì)其進(jìn)行仿真驗(yàn)證 , 實(shí)驗(yàn)結(jié)果證明該設(shè)計(jì)符合功能要求 , 可以實(shí)現(xiàn)預(yù)定的功能。 關(guān)鍵詞 ： 計(jì)數(shù)器 ； VerilogHDL； QuartusⅡ ； FPGA； 通信 102班，姓名 青瓜 基于 FPGA的計(jì)數(shù)器 設(shè)計(jì) II Abstract This course is designed to plete a one decimal counter design. The counter is LSI structure in one of the most widely used. In the analog and digital IC designs, the flexibility to select the counter can achieve a lot with the use of plex functions, can significantly reduce the plexity of circuit design and workload. Discusses a presettable down counter design, using Ver ilog H DL language designed a synchronous presettable down counter, the counter can be implemented according to the control signals are counted Addition and subtraction counting from a given the preset starts counting, and gives detailed VerilogHDL source code. Finally, the design of the incentive code its simulation, experimental results show that the design meets the functional requirements, you can achieve the intended function. Key words: Decimal counter。 VerilogHDL。 Quartus Ⅱ 。 FPGA。通信 102班，姓名 青瓜 基于 FPGA的計(jì)數(shù)器 設(shè)計(jì) III 目 錄 摘 要 .........................................................................................................................................I Abstract ..................................................................................................................................... II 第 1 章 緒論 ............................................................................................................................ 1 計(jì)數(shù)器的種類 ................................................................................................................ 1 計(jì)數(shù)器的發(fā)展 ................................................................................................................ 1 第 2 章 設(shè)計(jì)環(huán)境 .................................................................................................................... 2 Quartus II .................................................................................................................... 2 軟件簡介 ............................................................................................................ 2 功能 .................................................................................................................... 3 Verilog HDL 硬件描述語言 ....................................................................................... 4 語言簡介 ............................................................................................................ 4 主要能力 ............................................................................................................ 4 語言用途 ............................................................................................................ 6 Verilog HDL 的發(fā)展歷史 .................................................................................. 6 主要應(yīng)用 ................................................................................
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1