【正文】 .............................................25 第 4 章 比較器的研究與設(shè)計(jì) .................................................................................25 比較器的典型結(jié)構(gòu) .........................................................................................25 運(yùn)放結(jié)構(gòu)比較器 .......................................................................................25 Latch 比較器 .............................................................................................26 高速高精度比較器 ...................................................................................29 比較器的失調(diào)校準(zhǔn) .........................................................................................30 比較器的設(shè)計(jì) .................................................................................................32 比較器結(jié)構(gòu)的選擇 ...................................................................................32 第一級(jí)運(yùn)放的設(shè)計(jì) ...................................................................................33 目 錄 IV 第二、三級(jí)運(yùn)放的設(shè)計(jì) ...........................................................................35 回程噪聲的考慮 .......................................................................................38 比較器系統(tǒng)設(shè)計(jì) .......................................................................................41 比較器的版圖設(shè)計(jì) .........................................................................................44 抑制干擾 ...................................................................................................45 器件匹配 ...................................................................................................46 第 5 章 數(shù)字控制部分的設(shè)計(jì) .................................................................................47 POWER DOWN 模塊 .....................................................................................47 CLK 模塊 ........................................................................................................48 TIMING 模塊 ..................................................................................................48 REGISTER 模塊 .............................................................................................48 ENABLE 模塊 ................................................................................................49 DAC_DEC 模塊 ..............................................................................................49 OUTPUT 模塊 ................................................................................................49 上電模塊 .........................................................................................................49 第 6 章 數(shù)模混合仿真 .............................................................................................52 數(shù)?；旌戏抡? .................................................................................................52 芯片版圖 .........................................................................................................54 第 7 章 測(cè)試 .............................................................................................................55 實(shí)際芯片 .........................................................................................................55 測(cè)試平臺(tái) .........................................................................................................56 測(cè)試過程 .........................................................................................................60 靜態(tài)指標(biāo)測(cè)試 ...........................................................................................60 動(dòng)態(tài)指標(biāo)測(cè)試 ...........................................................................................64 功耗測(cè)量 ...................................................................................................65 測(cè)試結(jié)果 .........................................................................................................66 第 8 章 總結(jié)與未來(lái)工作展望 .................................................................................67 參考文獻(xiàn) .....................................................................................................................68 致謝與聲明 .................................................................................................................71 目 錄 V 個(gè)人簡(jiǎn)歷、在學(xué)期間發(fā)表的學(xué)術(shù)論文與研究成 果 .................................................72 目 錄 III 第 1 章 引言 1 第 1 章 引言 選題背景及意義 模數(shù)轉(zhuǎn)換器（ AnalogtoDigital Converter， ADC）將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，是模擬系統(tǒng)與數(shù)字系統(tǒng)接口的關(guān)鍵部件，長(zhǎng)期以來(lái)一直被廣泛應(yīng)用于雷達(dá)、通信、測(cè)控、醫(yī)療、儀表、圖像和音頻等領(lǐng)域。數(shù)字信號(hào)處理技術(shù)和通信產(chǎn)業(yè)的迅猛發(fā)展， 推動(dòng)著 ADC 逐步向高速度、高精度和低功耗的方向發(fā)展。 逐次逼近 ADC 與其他幾種 ADC 在精度和速度方面的對(duì)比如圖 所示。 高速度 ADC 的典型結(jié)構(gòu)是 Flash型 ADC，高精度 ADC 的典型 結(jié)構(gòu)是 ∑ Δ 型 ADC，這兩種結(jié)構(gòu)分別在速度、精度方面具有絕對(duì)優(yōu)勢(shì) ， 在速度、精度兩個(gè)垂直市場(chǎng)上得到了廣泛應(yīng)用。然而，在其他廣闊的應(yīng)用領(lǐng)域中，人們往往需要一種中等速度、中等精度、低功耗、低成本的 ADC ，逐次逼近 ADC （ Successive Approximation ADC） 滿足了這種需求 ，占據(jù)了廣闊的水平市場(chǎng)。 2 4 6 8 1 0 1 2 1 4 1 6 1 8 2 0 2 2 2 4 2 61 0 K1 0 0 K1 M1 0 M1 0 0 M1 G1 0 G1 0 0 G1 T逐 次 逼 近A D CF l a s hA D C兩 步A D C∑ ΔA D C精 度 （ b i t ）采樣率（S/s） 圖 逐次逼近 ADC 與其他 ADC 在精度、速度方面的對(duì)比 逐次逼近 ADC 具有 中等 轉(zhuǎn)換精度（一般 8～ 16 位 ）和 中等 轉(zhuǎn)換速度（一般5MS/s 以下），采用 CMOS 工藝制造時(shí)可以保證較低 的 功耗和較小 的 芯片 面積，而且易于實(shí)現(xiàn)多路轉(zhuǎn)換，因此在精度、速度、功耗和成本方面具有綜合優(yōu)勢(shì)，市場(chǎng)應(yīng)用廣泛。 在工業(yè)過程控制方面 ，逐次逼近 ADC 的典型應(yīng)用主要是用于放置在遠(yuǎn)端測(cè)第 1 章 引言 2 量各種物理量的傳感器 [1][2][3][4]， 這些利用了 逐次逼近 ADC 的以下幾個(gè)優(yōu)勢(shì) [5]： 多種模擬輸入范圍（單 極 、雙 極 、差分）； 在開關(guān)、多通道應(yīng)用中，能保證零數(shù)據(jù)延遲； 精度與速度適中； 功耗低 、面積小 。 例如在傳感器網(wǎng)絡(luò)應(yīng)用中，成千上萬(wàn) 個(gè) 傳感器節(jié)點(diǎn)由 1 塊電池或者幾平方毫米的太陽(yáng)能電池供電，這就要求每個(gè)傳感器節(jié)點(diǎn)面積小、成本低，而且 這些節(jié)點(diǎn)能夠長(zhǎng)時(shí)間工作 ， 消耗能量很小 [3]， 逐次逼近 ADC 正好具有面積小、功耗低、成本低的優(yōu)勢(shì)。而在電機(jī)控制應(yīng)用中，需要在同一時(shí)刻及時(shí)捕獲多路模擬輸入，完成三相電流和電壓測(cè)量，這樣在一個(gè)芯片 上 集成多個(gè) 采樣 /保持電路 的逐次逼近 ADC 就為這類應(yīng)用提供了極大的便利。 在 醫(yī)療 儀器方面， 逐次逼近 ADC 廣泛應(yīng)用 于 成像系統(tǒng)，例如 CT掃描儀、MRI 和 X 射線系統(tǒng) 。 逐次逼近 ADC 具有 零延遲、較高采樣速率和較好 DC 指標(biāo)等優(yōu)勢(shì)，保證了成像系統(tǒng)刷新速率高 、 成像分辨率高。 逐次逼近 ADC 功耗低、面積小等優(yōu)勢(shì)在便攜式 醫(yī)療 儀器應(yīng)用（血液分析 、血壓監(jiān)測(cè)、心臟監(jiān)測(cè)、脈搏測(cè)量等）中得到充分發(fā)揮 [5]。 此外， 逐次逼近 ADC 的綜合優(yōu)勢(shì)特別適 合用作 微處理器的輔助 ADC 接口，可以 作為 ADC IP 核廣泛應(yīng)用于 SoC。 目前幾個(gè)做混合信號(hào) IP 核的大公司，例如 ChipIdea、 Nordic、 Qual