【正文】 .............................................25 第 4 章 比較器的研究與設計 .................................................................................25 比較器的典型結構 .........................................................................................25 運放結構比較器 .......................................................................................25 Latch 比較器 .............................................................................................26 高速高精度比較器 ...................................................................................29 比較器的失調校準 .........................................................................................30 比較器的設計 .................................................................................................32 比較器結構的選擇 ...................................................................................32 第一級運放的設計 ...................................................................................33 目 錄 IV 第二、三級運放的設計 ...........................................................................35 回程噪聲的考慮 .......................................................................................38 比較器系統(tǒng)設計 .......................................................................................41 比較器的版圖設計 .........................................................................................44 抑制干擾 ...................................................................................................45 器件匹配 ...................................................................................................46 第 5 章 數(shù)字控制部分的設計 .................................................................................47 POWER DOWN 模塊 .....................................................................................47 CLK 模塊 ........................................................................................................48 TIMING 模塊 ..................................................................................................48 REGISTER 模塊 .............................................................................................48 ENABLE 模塊 ................................................................................................49 DAC_DEC 模塊 ..............................................................................................49 OUTPUT 模塊 ................................................................................................49 上電模塊 .........................................................................................................49 第 6 章 數(shù)?；旌戏抡? .............................................................................................52 數(shù)?；旌戏抡? .................................................................................................52 芯片版圖 .........................................................................................................54 第 7 章 測試 .............................................................................................................55 實際芯片 .........................................................................................................55 測試平臺 .........................................................................................................56 測試過程 .........................................................................................................60 靜態(tài)指標測試 ...........................................................................................60 動態(tài)指標測試 ...........................................................................................64 功耗測量 ...................................................................................................65 測試結果 .........................................................................................................66 第 8 章 總結與未來工作展望 .................................................................................67 參考文獻 .....................................................................................................................68 致謝與聲明 .................................................................................................................71 目 錄 V 個人簡歷、在學期間發(fā)表的學術論文與研究成 果 .................................................72 目 錄 III 第 1 章 引言 1 第 1 章 引言 選題背景及意義 模數(shù)轉換器（ AnalogtoDigital Converter， ADC）將模擬信號轉換成數(shù)字信號，是模擬系統(tǒng)與數(shù)字系統(tǒng)接口的關鍵部件，長期以來一直被廣泛應用于雷達、通信、測控、醫(yī)療、儀表、圖像和音頻等領域。數(shù)字信號處理技術和通信產業(yè)的迅猛發(fā)展， 推動著 ADC 逐步向高速度、高精度和低功耗的方向發(fā)展。 逐次逼近 ADC 與其他幾種 ADC 在精度和速度方面的對比如圖 所示。 高速度 ADC 的典型結構是 Flash型 ADC，高精度 ADC 的典型 結構是 ∑ Δ 型 ADC，這兩種結構分別在速度、精度方面具有絕對優(yōu)勢 ， 在速度、精度兩個垂直市場上得到了廣泛應用。然而，在其他廣闊的應用領域中，人們往往需要一種中等速度、中等精度、低功耗、低成本的 ADC ，逐次逼近 ADC （ Successive Approximation ADC） 滿足了這種需求 ，占據(jù)了廣闊的水平市場。 2 4 6 8 1 0 1 2 1 4 1 6 1 8 2 0 2 2 2 4 2 61 0 K1 0 0 K1 M1 0 M1 0 0 M1 G1 0 G1 0 0 G1 T逐 次 逼 近A D CF l a s hA D C兩 步A D C∑ ΔA D C精 度 （ b i t ）采樣率（S/s） 圖 逐次逼近 ADC 與其他 ADC 在精度、速度方面的對比 逐次逼近 ADC 具有 中等 轉換精度（一般 8～ 16 位 ）和 中等 轉換速度（一般5MS/s 以下），采用 CMOS 工藝制造時可以保證較低 的 功耗和較小 的 芯片 面積，而且易于實現(xiàn)多路轉換，因此在精度、速度、功耗和成本方面具有綜合優(yōu)勢，市場應用廣泛。 在工業(yè)過程控制方面 ，逐次逼近 ADC 的典型應用主要是用于放置在遠端測第 1 章 引言 2 量各種物理量的傳感器 [1][2][3][4]， 這些利用了 逐次逼近 ADC 的以下幾個優(yōu)勢 [5]： 多種模擬輸入范圍（單 極 、雙 極 、差分）； 在開關、多通道應用中，能保證零數(shù)據(jù)延遲； 精度與速度適中； 功耗低 、面積小 。 例如在傳感器網絡應用中，成千上萬 個 傳感器節(jié)點由 1 塊電池或者幾平方毫米的太陽能電池供電，這就要求每個傳感器節(jié)點面積小、成本低，而且 這些節(jié)點能夠長時間工作 ， 消耗能量很小 [3]， 逐次逼近 ADC 正好具有面積小、功耗低、成本低的優(yōu)勢。而在電機控制應用中，需要在同一時刻及時捕獲多路模擬輸入，完成三相電流和電壓測量，這樣在一個芯片 上 集成多個 采樣 /保持電路 的逐次逼近 ADC 就為這類應用提供了極大的便利。 在 醫(yī)療 儀器方面， 逐次逼近 ADC 廣泛應用 于 成像系統(tǒng)，例如 CT掃描儀、MRI 和 X 射線系統(tǒng) 。 逐次逼近 ADC 具有 零延遲、較高采樣速率和較好 DC 指標等優(yōu)勢，保證了成像系統(tǒng)刷新速率高 、 成像分辨率高。 逐次逼近 ADC 功耗低、面積小等優(yōu)勢在便攜式 醫(yī)療 儀器應用（血液分析 、血壓監(jiān)測、心臟監(jiān)測、脈搏測量等）中得到充分發(fā)揮 [5]。 此外， 逐次逼近 ADC 的綜合優(yōu)勢特別適 合用作 微處理器的輔助 ADC 接口，可以 作為 ADC IP 核廣泛應用于 SoC。 目前幾個做混合信號 IP 核的大公司，例如 ChipIdea、 Nordic、 Qual