【正文】 ...32【摘要】電壓基準(zhǔn)源是集成電路中一個非常重要的單元模塊，其性能的好壞直接影響系統(tǒng)的精度和穩(wěn)定性。電壓基準(zhǔn)源廣泛應(yīng)用于模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、低壓差線性穩(wěn)壓器(LDO)等模擬和數(shù)?；旌霞呻娐芬约捌舷到y(tǒng)(SoC)芯片中。隨著集成電路產(chǎn)業(yè)的發(fā)展和半導(dǎo)體制造工藝技術(shù)的進(jìn)步，集成電路的工作電壓也原來越低，工作在亞閾值的電路在低壓、低功耗設(shè)計中變得越來越流行。對于亞閾值MOSFET 基準(zhǔn)電路模型的研究，傳統(tǒng)設(shè)計是從亞閾值MOSFET 柵源電壓的溫度特性入手，構(gòu)造零溫度系數(shù)的基準(zhǔn)參考源。本文利用的是工作在亞閾值區(qū)的閾值電壓不同的兩MOSFET器件，基于TSMC μm 標(biāo)準(zhǔn)CMOS工藝技術(shù)，設(shè)計了一款工作在亞閾值區(qū)、結(jié)構(gòu)簡單的純CMOS 低壓、低功耗基準(zhǔn)參考源。 本文設(shè)計了一款所有器件都工作在弱反型區(qū)， mV的基準(zhǔn)電壓源。采用Cadence Spectre仿真工具對基準(zhǔn)電路進(jìn)行仿真，仿真結(jié)果為：溫度掃描從20 ℃到80 ℃， mV， ppm/℃。 V的電源電壓下，基準(zhǔn)源可以正常工作，%，%/V。電源抑制比（PSRR） dB， dB， dB， dB。正常工作狀態(tài)下， nA， pW。仿真結(jié)果表明，性能滿足設(shè)計指標(biāo)。 【關(guān)鍵詞】：基準(zhǔn)電壓源 低功耗 亞閾值特性 CMOS 1. 前言 選題背景互補(bǔ)型MOS器件(Complementary Metal Oxide Semiconductor，CMOS)是由仙童半導(dǎo)體公司的Frank Wanlass于1963年率先研發(fā)成功的。CMOS器件的誕生標(biāo)志著半導(dǎo)體工業(yè)高速發(fā)展時代的開始，自此集成電路（Integrated Circuit，IC）行業(yè)的發(fā)展歷程基本遵循了Gordon E. Moore 于1965 年預(yù)言的著名的摩爾定律[1]。近20年來，集成電路行業(yè)已經(jīng)飛速邁過了大規(guī)模(LSI)、超大規(guī)模(VLSI)、特大規(guī)模(ULSI)等幾個時代。幾年前，基于45 nm 和22 nm 的標(biāo)準(zhǔn)CMOS工藝技術(shù)已經(jīng)十分成熟，各類產(chǎn)品也實現(xiàn)量產(chǎn)。如今，Intel最新發(fā)布的處理器Core M在僅僅82平方毫米的面積上集成了13億個晶體管,這也是世界上第一款投入商用的基于14 nm工藝的處理器。Intel 公司今年即將推出另一款基于14 nm工藝的處理器──Skylake，Intel公司雖然緊跟摩爾定律，然而多數(shù)工程師預(yù)見集成電路產(chǎn)業(yè)將在7 nm時達(dá)到極限，稱之為“7 nm鴻溝”。另一個集成電路行業(yè)領(lǐng)頭羊臺積電(TSMC)預(yù)計2017年完成10 nm工藝的量產(chǎn)。因此我們可以預(yù)計，未來一段時間內(nèi)集成電路產(chǎn)業(yè)的主流趨勢仍然是尺寸的不斷降低，并且片上系統(tǒng)(System on chip，SoC)將成為發(fā)展的重點方向?；鶞?zhǔn)電路是集成電路設(shè)計中必不可少的一個核心模塊，在數(shù)模轉(zhuǎn)換器(DAC)、模數(shù)轉(zhuǎn)換器(ADC)、傳感器(Sensor)、動態(tài)存儲設(shè)備(DRAM)、閃存(Flash Memory)等模擬電路或數(shù)?；旌想娐分卸加兴纳碛啊；鶞?zhǔn)源按照其功能可以簡單分為電流基準(zhǔn)源和電壓基準(zhǔn)源，他們的主要作用就是給系統(tǒng)中其他電路結(jié)構(gòu)提供“標(biāo)準(zhǔn)”的電壓或電流。一個合格的基準(zhǔn)源應(yīng)該不隨電源電壓、溫度以及工藝、負(fù)載等變化而發(fā)生變化，即實現(xiàn)對外部條件的“絕緣”，基準(zhǔn)源的性能好壞直接決定了電路系統(tǒng)的穩(wěn)定性和各項指標(biāo)的優(yōu)劣。工藝尺寸的逐步減小，伴隨著的是集成電路的工作電壓越來越低。工藝尺寸越來越小、芯片所含晶體管越來越多、工藝越來越密集復(fù)雜，為集成電路產(chǎn)業(yè)帶來了很多瓶頸和挑戰(zhàn)。對于90 nm 工藝，器件最高可以承受約1V左右的電壓，然而，工作在低于1V（sub1V）的電路才能迎合日新月異的技術(shù)和產(chǎn)品更迭。隨著近幾年便攜式設(shè)備(手機(jī)、平板電腦、筆記本電腦)、以及各種可穿戴設(shè)備(Google Glass、Oculus Rift、Apple Watch)等的迅猛發(fā)展，也要求電路設(shè)計向更低壓及更低功耗的方向發(fā)展。 基準(zhǔn)源發(fā)展史電壓基準(zhǔn)源(Reference Voltage)是指輸出不隨外界溫度、供電電壓、制造工藝等其他因素改變而發(fā)生變化的電壓源，基準(zhǔn)源既可以獨立存在的，也可以集成在具有多功能的電路當(dāng)中。雖然電壓基準(zhǔn)源發(fā)展歷程只有短短幾十年，然而性能指標(biāo)不斷刷新，新型設(shè)計方案層出不窮。在最初的時候，人們選擇電池作為電路的基準(zhǔn)源，但由于其性能表現(xiàn)較差、成本高昂又比較笨重，電池很快就成為了歷史。 19 世紀(jì)60年代，人類發(fā)明了齊納二極管(Zener Diode)，通常也叫做穩(wěn)壓二極管。它的工作原理是：利用PN結(jié)的反向擊穿狀態(tài)，齊納二極管的電流可以在一定范圍內(nèi)隨意改變而保持其電壓基本不變。正常工作狀態(tài)下齊納管的電流為幾毫安，而它可以達(dá)到7 V左右的穩(wěn)定電壓。齊納管的功耗大、溫度特性、噪聲特性和穩(wěn)定性也較差。雖然缺點諸多，但是其攜帶方便，在早期還是達(dá)到了廣泛的應(yīng)用。1971 年，是基準(zhǔn)源發(fā)展歷史上開辟性的一年。R. J. Widlar 首次提出了帶隙基準(zhǔn)源(Bandgap Reference，BGR)的設(shè)計思想。它是令具有負(fù)溫度系數(shù)的三極管基極射極電壓(VBE)和工作在不相等電流密度的具有正溫度系數(shù)的兩個三極管發(fā)射結(jié)電壓之差(ΔVBE)，通過設(shè)定合適的系數(shù)相加就可以得到理論上的具有零溫度系數(shù)的基準(zhǔn)電壓源[2]。從此之后，一大批設(shè)計者在他的設(shè)想的指引下，提出了眾多帶隙基準(zhǔn)源的電路結(jié)構(gòu)和設(shè)計技術(shù)。1973 年，K. E. Kujik 提出了一種可代替齊納二極管的基準(zhǔn)電壓源，核心構(gòu)造是運算放大器加薄膜電阻，其輸出參考電壓為10 V。1979 年，G. Tzanateas 等人設(shè)計的電路中將包圍著電阻的5個工作在弱反型區(qū)的CMOS管作為正溫度系數(shù)產(chǎn)生電路，負(fù)溫度系數(shù)產(chǎn)生電路仍是三極管的VBE。這是早期工作在亞閾值區(qū)的CMOS基準(zhǔn)源一次成功的嘗試[3]。1984 年，G. M. Meijier 通過新型溫度補(bǔ)償電路實現(xiàn)了三極管發(fā)射極電壓的非線性溫度補(bǔ)償，其電路性能指標(biāo)中溫漂系數(shù)得以顯著降低。1993 年，M. Gunawan 設(shè)計了一款新型的曲率補(bǔ)償?shù)膸痘鶞?zhǔn)源電路，供電電壓可以低至1 V，輸出電流約100 μA，輸出基準(zhǔn)電壓約為200 mV。1999 年，Banba V的瓶頸，通過在運放兩輸入端加入相同阻值的分流電阻設(shè)計了一款可以工作在1 V以下的CMOS基準(zhǔn)源，輸出基準(zhǔn)由結(jié)合一個反饋環(huán)的兩路電流產(chǎn)生[4]。2001年，F(xiàn)ilanovsky發(fā)現(xiàn)了工作在亞閾值區(qū)的MOSFET在一定偏置下，其柵源電壓(Vgs)擁有負(fù)溫度特性。自此，工作在亞閾值區(qū)MOS管的柵源電壓成為基準(zhǔn)源設(shè)計方案中負(fù)溫度系數(shù)產(chǎn)生模塊的熱門之選。眾多研究人員基于此進(jìn)行大量的深入研究和改進(jìn)，近10年來純CMOS基準(zhǔn)電路領(lǐng)域得到了巨大的發(fā)展。2002年，Ka Nang Leung通過在電路中添加高抵抗性的多晶硅電阻構(gòu)成的溫度補(bǔ)償模塊，使基準(zhǔn)源在2 V左右的工作電壓下達(dá)到10 ppm/℃的出色的溫度系數(shù)指標(biāo)。2009年，Ken μm的標(biāo)準(zhǔn)CMOS工藝成功搭建無電阻的低壓、低功耗基準(zhǔn)電壓參考源電路，利用工作在亞閾值狀態(tài)的MOS管實現(xiàn)[5]。2011年，Luca μm的標(biāo)準(zhǔn)CMOS工藝提出了一款工作在亞閾值區(qū)的溫度補(bǔ)償技術(shù)實現(xiàn)的新型CMOS電壓基準(zhǔn)源，其性能表現(xiàn)在其超低的功耗， nW，比它之前文獻(xiàn)當(dāng)中的最好的功耗性能還要低一個數(shù)量級。電路的核心部分是工作在亞閾值區(qū)的兩個閾值電壓不同的MOS管[6]。2012年，清華大學(xué)的Qing Ding等人設(shè)計出一款工作在1 V以下(sub1V)、超低功耗(52 nw)的純CMOS基準(zhǔn)電壓源，采用工作在亞閾值區(qū)的閾值電壓不同的MOS管，其ΔVgs可以通過調(diào)整器件參數(shù)達(dá)到與溫度無關(guān)，從而設(shè)計為基準(zhǔn)電壓源[7]。2013年，芬蘭Aalto University的Shailesh Singh Chouhan 和Kari μm工藝下，設(shè)計了一款低壓低功耗(Vref= mV， P= μW)、 ppm/℃的高性能純CMOS基準(zhǔn)電壓源，主要運用于RFID(Radio Frequency Identification，射頻識別)系統(tǒng)中LDO(low dropout regulator，低壓差線性穩(wěn)壓器)的設(shè)計[8]。 國內(nèi)外發(fā)展現(xiàn)狀及趨勢 低溫漂系數(shù)基準(zhǔn)源（Low temperature coefficient bandgap reference circuit）溫漂系數(shù)即基準(zhǔn)源隨環(huán)境溫度變化的變化幅度，其值越小，電路性能越好。對于傳統(tǒng)的具有一階補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源，溫漂系數(shù)一般在20～60 ppm/℃范圍內(nèi)。然而在一些對溫度系數(shù)要求很嚴(yán)格的設(shè)計中，包括高精度D/A系統(tǒng)、A/D系統(tǒng)，高精度電流源(電壓源)等，二階溫度補(bǔ)償或者更高階的溫度補(bǔ)償經(jīng)常需要添加到電路的設(shè)計中來。目前高階補(bǔ)償技術(shù)包括二階曲率補(bǔ)償技術(shù)[9]、指數(shù)曲線補(bǔ)償技術(shù)[10]、電流相減補(bǔ)償法[11]、電壓疊加補(bǔ)償法[12]、VBE線性化技術(shù)[13]、基于電阻比值的曲線補(bǔ)償法[14]、基于ΔVgs加權(quán)補(bǔ)償技術(shù)[15]等。通過在電路中運用這些技術(shù)，基準(zhǔn)源的溫漂系數(shù)可以達(dá)到10 ppm/℃以下。 低壓基準(zhǔn)源（Low voltage bandgap reference circuit）近年來，隨著深亞微米集成電路技術(shù)的不斷發(fā)展下，晶體管越做越小，越做越密，集成電路要求的電源電壓也越來越低。 V( μm) V(90 nm)的電源電壓已經(jīng)得到廣泛應(yīng)用， V左右， V對于發(fā)展迅速的可攜帶設(shè)備、可穿戴設(shè)備、動態(tài)隨機(jī)存儲器(DRAM)等來說已不能滿足需求，更低的電源電壓是必然的發(fā)展趨勢。早在1999年，Banba就在自己的論文中采用折疊電阻的方法對Brokaw之前提出的帶隙參考源[15]進(jìn)行改進(jìn)，提出一種新型的低壓帶隙基準(zhǔn)電壓源[16]，將電源電壓降到1 V左右。2001年，Piero Malcovati等人基于亞微米的BICMOS工藝，在室溫下功耗僅為92 μW、 ppm/K的低壓基準(zhǔn)電壓源[17]，電路中簡化了復(fù)雜的功放模塊和曲率補(bǔ)償模塊。2005年，Yueming Jiang改變了常規(guī)低壓基準(zhǔn)源噪聲較高的狀況， μm的工藝設(shè)計了一款低壓、低1/f噪聲的基準(zhǔn)電壓源[18]。 2010年以來，有眾多文獻(xiàn)中基準(zhǔn)源設(shè)計工作在1 V以下的電壓[19][20],雖然許多設(shè)計的性能指標(biāo)和穩(wěn)定性都已達(dá)到相當(dāng)水準(zhǔn)，然而sub1V帶隙基準(zhǔn)源的技術(shù)仍不算成熟，工藝成本仍需降低。 高電源抑制比基準(zhǔn)源（High PSRR bandgap reference circuit）在一些特殊的工作環(huán)境，尤其是在數(shù)?；旌霞呻娐分?，由于供電電源存在較大的噪聲，噪聲會對模擬電路性能產(chǎn)生一定程度上的干擾，選取能在各級頻率下穩(wěn)定工作的基準(zhǔn)源就顯得十分重要。PSRR(Power Supply Rejection Ratio)即電源抑制比，是基準(zhǔn)電源一項核心的性能指標(biāo)。一般而言，其值越高，電路性能越好，即基準(zhǔn)電源越不受供電電源的影響。1994年，電路在在低頻時PSRR達(dá)到95 dB，在1MHZ時電路PSRR也可以維持在40dB左右[21]。提高PSRR的方法有以下幾種：在基準(zhǔn)電壓輸出支路添加大負(fù)載電容[22]；在電路中構(gòu)造共源共柵電流鏡[23]；提高運算放大器的增益和電源抑制比[24]。在最新的文獻(xiàn)[25]中，Yuanming Zhu，F(xiàn)ei Liu等采用特殊的啟動電路，設(shè)計了一款高PSRR的基準(zhǔn)源電路，在直流工作狀態(tài)下PSRR高達(dá)115 dB，在10MHZ工作狀態(tài)下PSRR也可以保持90 dB。 低功耗基準(zhǔn)源（Low power bandgap reference circuit）隨著芯片集成度的不斷提高，尤其是近幾年便攜式電子產(chǎn)品和可穿戴設(shè)備井噴式的發(fā)展，集成電路性能指標(biāo)中低功耗已然成為現(xiàn)在最炙手可熱的研究課題。2002年， μm的標(biāo)準(zhǔn)雙層多晶硅n阱CMOS工藝（doublepoly nwell CMOS preocess）設(shè)計了一款低功耗CMOS基準(zhǔn)電路，電路工作在亞閾值區(qū)，通過采用大阻值Nwell電阻來降低電路的靜態(tài)電流以達(dá)到降低功耗的目的[26]。2005年，Luis enrique de等人設(shè)計的電路中沒有使用雙極性晶體管，只有電阻和工作在亞閾值區(qū)的MOS管。 V的電源電壓就可以正常工作，輸出基準(zhǔn)電壓為514 mV，溫度系數(shù)為20 ppm/℃在0℃到100℃范圍內(nèi)[27]。2013年，Shailesh Singh μm標(biāo)準(zhǔn)CMOS工藝，設(shè)計了一款運用于低壓差線性穩(wěn)壓器（LDO）的低功耗基準(zhǔn)電壓源，其功耗約2 μW[8]?，F(xiàn)在最前沿的技術(shù)已經(jīng)將基準(zhǔn)源的功耗從μW級降到了nW級，關(guān)于這方面的文獻(xiàn)也比較多，例如文獻(xiàn)[19]中， μm工藝下， nW的低功耗帶隙基準(zhǔn)源的設(shè)計。以及文獻(xiàn)[28]中，Luca Magnelli, Felice V的純CMOS基準(zhǔn)電壓源， nW。通過閱讀大量文獻(xiàn)以及了解低功耗基準(zhǔn)源發(fā)展史后，總結(jié)出低功耗設(shè)計的首選方案是工作在亞閾值區(qū)的CMOS電路。如今，靜態(tài)電流已經(jīng)成為功耗設(shè)計的瓶頸，采用工作在亞閾值區(qū)的閾值電壓的溫度特性可以設(shè)計更低功耗的電路。另外，通過采用阻值較大的電阻可以降低電路的功耗，然而是以犧牲硅面積為代價，因此不太適用于SoC的設(shè)計。最后，浮柵MOS器件加入電路設(shè)計可以獲得高性能的超低功耗電路，然而其工藝復(fù)雜，成本過高，不適用于大規(guī)模集成電路設(shè)計與生產(chǎn)。 本文主要工作和論文結(jié)構(gòu)作者通過閱讀大量的最近幾年國內(nèi)外關(guān)于低功耗帶隙基準(zhǔn)電壓源的文獻(xiàn)，并進(jìn)行深入的研習(xí)和對比分析各個方案的優(yōu)劣之處，總結(jié)和歸納各種電路的構(gòu)造原理。熟練掌握工作在亞閾值區(qū)MOSFET的IV特性和溫度特性，基于臺積電(TSMC) μm標(biāo)準(zhǔn)CMOS制作工藝，設(shè)計符合性能指標(biāo)要求的低功耗帶隙基準(zhǔn)電壓源。通過使用Cadence Spectre軟件對所設(shè)計的電路進(jìn)行各方面性能指標(biāo)的仿真，并對電路反復(fù)進(jìn)行改進(jìn)和進(jìn)一步仿真，從而得到最佳的電路結(jié)構(gòu)和參數(shù)。雖然不同的低功耗基準(zhǔn)源設(shè)