【正文】 曼徹斯特編碼 器 仿真及結(jié)果分析 ......................... 26 系統(tǒng)總體仿真及結(jié)果分析 ............................... 29 7 結(jié)論及展望 .......................................... 34 參考文獻 .............................................. 35 致謝 .................................................. 36 附錄 A ................................................ 37 附錄 B ................................................ 41 1 基于 FPGA 的曼徹斯特編碼器的設(shè)計 1 緒論 航空航天產(chǎn)業(yè)是國家綜合國力的集中體現(xiàn)和重要標志，是國家先進制造業(yè)的重要組成部分，是國家科技創(chuàng)新體系的一支重要力量。促進航空航天產(chǎn)業(yè)快速發(fā)展。在飛機制造中，航空電子系統(tǒng)是其中重要的組成部分，而航空電子系 統(tǒng)中數(shù)據(jù)總線是關(guān)鍵技術(shù)之一。 MILSTD1553B 是目前廣泛適用于航空電子領(lǐng)域的協(xié)議標準，它具有傳輸穩(wěn)定、抗干擾、負荷輕、速率高等優(yōu)點。其主要被歐美軍方用于軍事系統(tǒng)，在戰(zhàn)斗機、航天設(shè)備、驅(qū)逐艦等軍用設(shè)施上得到了非常多的運用和實踐。為了適應(yīng)現(xiàn)代軍事斗爭的需要，近年來，我國在新型戰(zhàn)斗機、驅(qū)逐艦的研制中已開始采用 1553B 標準。但是，由于該標準的核心技術(shù)為歐美公司所壟斷。因此，自主研發(fā)基于 MILSTD1553B總線標準的協(xié)議芯片及產(chǎn)品具有重要的戰(zhàn)略意義。 目前，此類器件在國內(nèi)還較少出現(xiàn)，對于整個 1553B 體系架構(gòu)的把握尚未形成，我們急需改變這種不利情況。自主研發(fā) 1553B 相關(guān)產(chǎn)品首先必須解決曼徹斯特碼的編碼、解碼。本文的主要工作就是研究 1553B 曼徹斯特碼編碼器的設(shè)計及實現(xiàn)。曼徹斯特碼編碼器是 1553B 總線接口中最為重要的器件之一，它直接關(guān)系到總線數(shù)據(jù)能否嚴格按照 MILSID1553B 標準協(xié)議來進行傳輸，是其三種類型字傳遞的門戶端口器件。本課題設(shè)計就是基于 FPGA 的曼徹斯特編碼器的設(shè)計。 本項目主要研究 MILSTD1553B 上的曼徹斯特碼編碼器的軟件設(shè)計和實現(xiàn)。技術(shù)上采 用 FPGA 作為硬件平臺，為了使 FPGA 器件能順利完成曼碼的編碼任務(wù)，它應(yīng)該包括這樣幾個部分： 并串轉(zhuǎn)換器的主要工作是將 16位由前端輸入的并行數(shù)據(jù)轉(zhuǎn)換為曼徹斯特能夠編碼的串行數(shù)據(jù)。它主要由時鐘信號、轉(zhuǎn)換使能信號控制。 在每個周期的開頭加同步字頭，數(shù)據(jù)輸入時間持續(xù) 16 個周期，期間對數(shù)據(jù)進行編碼。若輸入的數(shù)據(jù)信元為“ 1”，編碼就通過輸出一個下降沿來表示，當輸入數(shù)據(jù)為“ 0”時，編碼則輸出一個上升沿。數(shù)據(jù)位輸入結(jié)束后，編碼器將對輸入的數(shù) 2 據(jù)信元進行奇偶校檢，如果在輸入的數(shù) 據(jù)信元中“ 1”的個數(shù)為奇數(shù)，編碼器輸出一個上升沿，反之若數(shù)據(jù)信元中“ 1”的個數(shù)為偶數(shù)則輸出一個下降沿。 QuartusⅡ 借助 EDA 工具中的編譯器、綜合器、適配器、時序仿真器和編程器等工具進行相應(yīng)的處理，才能使已完成的設(shè)計在 FPGA 上進行硬件實現(xiàn)并得到測試結(jié)果。 EDA 工具有多種途徑完成目標系統(tǒng)的輸入，如 HDL 文本輸入方式、原理圖輸入方式、狀態(tài)圖輸入方式以及混合輸入方式等。相對而言， HDL 文本輸入方式是最基本也是最直接的輸入方式。將通過實例具體介紹基于 Quartus II 的 VHDL 文本輸入流 程，包括設(shè)計的輸入、綜合、適配、仿真測試和編程下載等。 第二章 介紹了 FPGA 的有關(guān)原理，及它的設(shè)計流程， vhdl 語言的概述等；第三章介紹了曼徹斯特編碼的有關(guān)知識，尤其介紹了 1553B 數(shù)據(jù)總線；第四章對本文框架進行了講述，有設(shè)計思路的比較和設(shè)計框圖 ； 第五章介紹了主要的兩大模塊：串并轉(zhuǎn)換模塊和曼徹斯特編碼模塊；第六章對該系統(tǒng)功能進行了仿真驗證；第七章是對本次設(shè)計的小結(jié)和展望。 3 2 FPGA 原理及 開發(fā) 工具 FPGA 原理 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列 ,它是在 PAL、GAL、 CPLD 等可編程器件的 基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為 專用集成電路 （ ASIC）領(lǐng)域中的一種半定 制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 圖 FPGA的基本結(jié)構(gòu) 目前以硬件描述語言（ Verilog 或 VHDL）所完成的電路設(shè)計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門 電路 （比如 AND、 OR、 XOR、 NOT）或者更復雜一些的組合功能比如解碼器或數(shù)學方程式。在大多數(shù)的 FPGA 里面，這些可編輯的元件里 也包含記憶元件例如 觸發(fā)器 （ Flip－ flop）或者其他更加完整的記憶塊。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分 ，如圖 。 FPGA 的基本特點主要有 ： 用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 可做其它全定制或半定制 ASIC 電路的中試樣片。 內(nèi)部有豐富的觸發(fā)器和 I／ O引腳。 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風險最小的器件之一。 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 PI IOB 4 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前 FPGA 的品種很多，有 XILINX 公司的 Virtex 系列、 TI 公司 的 TPC 系列、 ALTERA公司的 Stratix 系列等。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA 進入工作狀態(tài)。掉電后， FPGA 恢復成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復使用。FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。當需要修改 FPGA 功能時，只需換一片 EPROM 即可。 這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈活。 FPGA提供了一種“自頂向下 的全新的設(shè)計方法。這種設(shè)計方法首先從系統(tǒng)設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計，在圖表級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)級進行驗證。然后用綜合優(yōu)化工具生成具體門電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐贰Ｓ捎谠O(shè)計的主要仿真和調(diào)試過程是在 高層次上完成的，這不僅有利予早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計上的錯誤，避免設(shè)計工作的浪費，而且也減少了邏輯功能仿真的工作量，提高了設(shè)計的一次成功率。 QuartusⅡ及開發(fā)語言 Quartus II 是 Altera 公司 的綜合性 PLD 開發(fā) 軟件 ，支持原理圖、 VHDL、VerilogHDL 以及 AHDL（ Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整 PLD設(shè)計流程。 一、 VHDL 語言的發(fā)展歷史 本次畢業(yè)設(shè)計就是應(yīng)用 VHDL語言， 是一種用于 數(shù)字 電路設(shè)計的高級語言 。 VHDL全名是 VeryHighSpeed Integrated Circuit HardwareDescription Language，誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和 美國國防部 確認為標準硬件描述語言 。自 IEEE 公布了 VHDL 的標準版本， IEEE1076（簡稱 87 版 )之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和 VHDL 接口。 此后 VHDL 在電子設(shè)計領(lǐng)域得到了廣泛的認可，并逐步取代了原有的非標準的 5 硬件描述語言。 1993 年， IEEE 對 VHDL 進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標準的 10761993 版本，（簡稱 93 版） ?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL 與 Verilog 語言將承擔起大部分的 數(shù)字系統(tǒng) 設(shè)計任務(wù)。 VHDL 語言 是一種用于電路設(shè)計的高級語言。它在 80 年代的后期出現(xiàn)。最 初是由 美國國防部 開發(fā)出來供美軍用來提高設(shè)計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計語言， 它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計中。目前，它在 中國的應(yīng)用多數(shù)是用在 FPGA/CPLD/EPLD 的設(shè)計中。當然在一些實力較為雄厚的單位，它也被用來設(shè)計 ASIC。 二、 Quartus II 下的 FPGA 設(shè)計 Quartus II 為硬件電路的設(shè)計提供了很大的方便。 FPGA 之所以能夠廣泛應(yīng)用于電路設(shè)計中，就是因為它們有使用相當方便的開發(fā)軟件工具包，通過編程工具和軟件的配合使用，對器件芯片可以進行流暢的開發(fā)、校驗。 FPGA 特別適用于正向設(shè)計，即從電路原理圖或各種硬件描述語言到芯片成品的設(shè)計，在這些設(shè)計流程中，設(shè)計人員對特別底層的硬件知識并不需要特別的了解和掌握，完全可以從功能應(yīng)用出發(fā)，根據(jù)任務(wù)需求，自頂向下地進行電路設(shè)計。下面我們來看看 FPGA 的設(shè)計流程， Quartus II 環(huán)境下的 FPGA 設(shè)計過程主要包括 5 個步驟： ●設(shè)計輸入 運用電路原理圖輸入、 HDL文本輸入等方式，表達設(shè)計思想，指定所用 HIGA器件的型號，分配其外部管腳。 ●綜合 將原理圖、 HDL 語言等設(shè)計輸入翻譯成由基本電路邏輯單元組成的連接網(wǎng)表，供布局布線器進行實現(xiàn)。 ●布局布線 根據(jù)連接網(wǎng)表文件，進行布局布線的分析和優(yōu)化，完成 FPGA 器件內(nèi)、外的虛擬連接。 ●仿真 仿真 分為功能仿真和時序仿真。功能仿真驗證電路功能是否符合設(shè)計要求；時序仿真包含了延時信息，能較好反映芯片的工作情況。 6 無錯 無錯 無錯 ●編程和配置 成功編譯后，將生成的編程文件下載到目標 FPGA 系統(tǒng)中調(diào)試 ；調(diào)試成功后，燒寫到 FPGA 的配置芯片中。 圖 軟件開發(fā)流程 三、 QuartusⅡ的仿真 仿真分為功能仿真和時序仿真。通常，功能仿真用于驗證電路的功能是否正確。本次設(shè)計主要是在 quartusⅡ 軟件中進行功能仿真驗證。仿真的一般步驟如下： ● 新建波形編輯文件； ● 設(shè)置 仿真時間區(qū)域； ● 保存文件； 建立項目文件 建立設(shè)計文件 選芯片，映射管腳 編譯下載 文本輸入 原理圖輸入 軟件仿真 編譯綜合 實驗 成功 有錯 有錯 有錯 7 ● 導入欲觀察的信號節(jié)點； ● 編輯激勵信號； ● 設(shè)置數(shù)據(jù)格式； ● 設(shè)置仿真器參數(shù)； ● 啟動仿真和觀察仿真結(jié)果。 8 3 曼徹斯特編碼原理 1553B 數(shù)據(jù)總線 數(shù)據(jù)總線是為不同的系統(tǒng)之間提供數(shù)據(jù)和信息交換的媒介，這就類似于個人計算機和辦公自動化系統(tǒng)之間局域網(wǎng)式的互連， MILSTD1553B總線協(xié)議是在 1978年誕生于美國國防部的，它早前作為的是一種定義了數(shù)據(jù)總線電氣和協(xié)議特性的軍事標準。 一