【正文】 發(fā)送器在工作時(shí),發(fā)送信號(hào)檢測(cè)器一直監(jiān)視發(fā)送請(qǐng)求信號(hào)是否有效, 若檢測(cè)發(fā)送請(qǐng)求信號(hào)有效,則發(fā)送信號(hào)檢測(cè)器停止接收發(fā)送請(qǐng)求. 發(fā)送請(qǐng)求信號(hào)傳到串行發(fā)送控制器后, 控制器啟動(dòng)發(fā)送移位寄存器、波特率發(fā)生器和數(shù)據(jù)位計(jì)數(shù)器, 在波特率時(shí)鐘的驅(qū)動(dòng)下, 發(fā)送移位寄存器先發(fā)送一位起始位( 邏輯0) , 然后將待發(fā)送的并行數(shù)據(jù)從最低位開(kāi)始逐位發(fā)出,數(shù)據(jù)發(fā)送完后, 再發(fā)送一位停止位( 邏輯1)。在移位寄存器移出一位邏輯值后數(shù)據(jù)位計(jì)數(shù)器加1,當(dāng)數(shù)據(jù)位計(jì)數(shù)器記滿10 表示一帖數(shù)據(jù)發(fā)送完成,此時(shí)控制器停止各個(gè)輔助部件并且再次啟動(dòng)發(fā)送信號(hào)檢測(cè)器, 開(kāi)始監(jiān)視下一次發(fā)送請(qǐng)求. 3方案選擇 本次設(shè)計(jì)用的硬件描述語(yǔ)言是VHDL，主要原因是以前學(xué)過(guò)該語(yǔ)言和它具有如下優(yōu)勢(shì):（1）與其他的硬件描述語(yǔ)言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避開(kāi)具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。　 （2）VHDL豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬?！?（3）VHDL語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。（4）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。RS─232C 是與RS49RS42RS422和RS485 并列的一種UART ( universal asynchronous receiver / transm itter)接口標(biāo)準(zhǔn)規(guī)范和總線標(biāo)準(zhǔn)規(guī)范. 這些規(guī)范雖然規(guī)定了不同的通信接口電氣特性、傳輸速率、連接特性和接口的機(jī)械特性等內(nèi)容, 但是都對(duì)應(yīng)異步串行通信協(xié)議. 由于實(shí)際中PC 的外部接口配置為RS─232C 已經(jīng)成為事實(shí)標(biāo)準(zhǔn), 所以文章以RS─232C 為基礎(chǔ)編寫FPGA 串口驅(qū)動(dòng)程序。而MAX232芯片是美信公司專門為電腦的RS232標(biāo)準(zhǔn)串口設(shè)計(jì)的單電源電平轉(zhuǎn)換芯片，所以電平轉(zhuǎn)換部分就是用MAX232實(shí)現(xiàn)的。 FPGA核心芯片的選擇 本系統(tǒng)用的主芯片是EP1C12Q240C8，該系列的芯片采用324引腳、BGA封裝的EP1C12 FPGA，它擁有12060個(gè)LE，52個(gè)M4K片上RAM（共計(jì)239616bits），2個(gè)高性能PLL以及多達(dá)249個(gè)用戶自定義IO。同時(shí)，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計(jì)需求來(lái)更換其它不同系列的核心板，如： EP1CEP2CEP3C25等。所以，不管從性能上而言，還是從系統(tǒng)靈活性上而言，它都會(huì)成為我們的好幫手。 EP1C12核心板具有JTAG調(diào)試接口、50MHz高精度時(shí)鐘源等可用資源，因此對(duì)于設(shè)計(jì)和仿真都提供了較好的條件。 總體設(shè)計(jì)框圖FPGARS232電平轉(zhuǎn)換PC機(jī)圖3 總體設(shè)置框圖4 系統(tǒng)硬件設(shè)計(jì) 器件芯片介紹 FPGA核心板EP1C12介紹EP1C12核心板為基于Altera Cyclone器件的嵌入式系統(tǒng)開(kāi)發(fā)提供了一個(gè)很好的硬件平臺(tái)，它可以為開(kāi)發(fā)人員提供以下資源： 1 主芯片采用Altera Cyclone器件EP1C12F324C8 2 EPCS4I8配置芯片3 4個(gè)用戶自定義按鍵4 4個(gè)用戶自定義LED 5 1個(gè)七段碼LED 6 標(biāo)準(zhǔn)AS編程接口和JTAG調(diào)試接口7 40MHz高精度時(shí)鐘源8 三個(gè)高密度擴(kuò)展接口 9 系統(tǒng)上電復(fù)位電路 10 支持+5V直接輸入，板上電源管理模塊系統(tǒng)主芯片采用324引腳、BGA封裝的E1C12 FPGA，它擁有12060個(gè)LE，52個(gè)M4K片上RAM（共計(jì)239616bits），2個(gè)高性能PLL以及多達(dá)249個(gè)用戶自定義IO。同時(shí)，系統(tǒng)還可以根據(jù)用戶不同的設(shè)計(jì)需求來(lái)更換其它不同系列的核心板，如： EP1CEP2CEP3C25等。圖4 EP1C12核心板系統(tǒng)功能框圖FPGA開(kāi)發(fā)平臺(tái)提供了豐富的資源供學(xué)生或開(kāi)發(fā)人員學(xué)習(xí)使用，資源包括接口通信、控制、存儲(chǔ)、數(shù)據(jù)轉(zhuǎn)換以及人機(jī)交互顯示等幾大模塊，接口通信模塊包括SPI接口、IIC接口、VGA接口、RS232接口、USB接口、PS2鍵盤/鼠標(biāo)接口、1－Wire接口等；存儲(chǔ)模塊包括EEPROM存儲(chǔ)器模塊等；數(shù)據(jù)轉(zhuǎn)換模塊包括串行ADC、 DAC以及音頻CODE等；人機(jī)交互顯示模塊包括8個(gè)按鍵、16個(gè)LED發(fā)光二極管顯示、1602字符型點(diǎn)陣LCD、8位動(dòng)態(tài)7段碼管、實(shí)時(shí)時(shí)鐘、SD卡等。上述的這些資源模塊既可以滿足初學(xué)者入門的要求，也可以滿足開(kāi)發(fā)人員進(jìn)行二次開(kāi)發(fā)的要求。EDA/SOPC實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)提供的資源有： 標(biāo)準(zhǔn)配置核心板為EP1C12核心板（核心芯片為EP1C12F324C8）?？筛鼡QEP2C20F484C8等其它核心板。 1602字符型液晶點(diǎn)陣。 RTC，提供系統(tǒng)實(shí)時(shí)時(shí)鐘。 1個(gè)256色VGA接口。 1個(gè)標(biāo)準(zhǔn)串行接口。 1個(gè)USB設(shè)備接口，利用PDIUSBD12芯片實(shí)現(xiàn)USB協(xié)議轉(zhuǎn)換。 基于SPI或IIC接口的音頻CODEC模塊。 1個(gè)蜂鳴器輸出模塊。 2個(gè)PS2鍵盤/鼠標(biāo)接口。 串行ADC和串行DAC模塊。1 IIC接口的EEPROM存儲(chǔ)器模塊。1 基于1Wire接口的數(shù)字溫度傳感器。1 8位動(dòng)態(tài)七段碼管LED顯示。1 16個(gè)用戶自定義LED顯示，8個(gè)用戶自定義按鍵輸出。1 一個(gè)SD卡接口模塊。1 擴(kuò)展接口，供用戶高速穩(wěn)定的自由擴(kuò)展。 圖5 FPGA系統(tǒng)平臺(tái)功能框圖JTAG調(diào)試接口 在FPGA開(kāi)發(fā)過(guò)程中，JTAG是一個(gè)比不可少的接口，因?yàn)殚_(kāi)發(fā)人員需要下載配置數(shù)據(jù)到FPGA。在Nios II開(kāi)發(fā)過(guò)程中，JTAG更是起著舉足輕重的作用，因?yàn)橥ㄟ^(guò)JTAG接口，開(kāi)發(fā)人員不僅可以對(duì)Nios II系統(tǒng)進(jìn)行在線仿真調(diào)試，而且還可以下載代碼或用戶數(shù)據(jù)到CFI Flash中。開(kāi)發(fā)板上提供如圖26所示的10針插座，其每個(gè)插針的信號(hào)定義見(jiàn)表1。圖6 開(kāi)發(fā)板上的JTAG調(diào)試插座JP1插座信號(hào)定義 1TCK 2GND 3TDO 4Vcc() 5TMS 6 / 7/ 8/ 9TDI 10GND 表1 JTAG插座信號(hào)定義注： ‘/’表示該插針沒(méi)有任何信號(hào)。晶振核心板上提供了高精度、高穩(wěn)定性50MHz的有源晶振，晶振所輸出的脈沖信號(hào)直接與FPGA的時(shí)鐘輸入引腳相連。如果設(shè)計(jì)人員需要其它頻率時(shí)鐘源，可以在FPGA內(nèi)部進(jìn)行分頻或利用FPGA內(nèi)部PLL倍頻等途徑來(lái)得到。有源晶振的輸出端與FPGA的IO接口對(duì)應(yīng)關(guān)系如表2所示。40M時(shí)鐘信號(hào)EP1C12引腳40MHZ J3 表3 時(shí)鐘信號(hào)與FPGA IO接口對(duì)應(yīng)表 MAX232 MAX232芯片是美信公司專門為電腦的RS232標(biāo)準(zhǔn)串口設(shè)計(jì)的單電源電平轉(zhuǎn)換芯片,使用+5v單電源供電。 圖7 MAX232芯片引腳介紹 第一部分是電荷泵電路。由6腳和4只電容構(gòu)成。功能是產(chǎn)生+12v和12v兩個(gè)電源，提供給RS232串口電平的需要。 　　第二部分是數(shù)據(jù)轉(zhuǎn)換通道。由11114腳構(gòu)成兩個(gè)數(shù)據(jù)通道。 　　其中13腳（R1IN）、12腳（R1OUT）、11腳（T1IN）、14腳（T1OUT）為第一數(shù)據(jù)通道。 　　8腳（R2IN）、9腳（R2OUT）、10腳（T2IN）、7腳（T2OUT）為第二數(shù)據(jù)通道。 　　TTL/CMOS數(shù)據(jù)從T1IN、T2IN輸入轉(zhuǎn)換成RS232數(shù)據(jù)從T1OUT、T2OUT送到電腦DB9插頭；DB9插頭的RS232數(shù)據(jù)從R1IN、R2IN輸入轉(zhuǎn)換成TTL/CMOS數(shù)據(jù)后從R1OUT、R2OUT輸出。 　　第三部分是供電。15腳GND、16腳VCC（+5v）。主要特點(diǎn)符合所有的RS232C技術(shù)標(biāo)準(zhǔn) 　　只需要單一 +5V電源供電 　　片載電荷泵具有升壓、電壓極性反轉(zhuǎn)能力，能夠產(chǎn)生+10V和10V電壓V+、V 　　功耗低，典型供電電流5mA 　　內(nèi)部集成2個(gè)RS232C驅(qū)動(dòng)器 　　內(nèi)部集成兩個(gè)RS232C接收器 　　高集成度，片外最低只需4個(gè)電容即可工作。 RS232 RS232接口是1970年由美國(guó)電子工業(yè)協(xié)會(huì)（EIA）聯(lián)合貝爾系統(tǒng)、調(diào)制解調(diào)器廠家及計(jì)算機(jī)終端生產(chǎn)廠家共同制定的用于串行通訊的標(biāo)準(zhǔn)。它的全名是“數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通訊設(shè)備（DCE）之間串行二進(jìn)制數(shù)據(jù)交換接口技術(shù)標(biāo)準(zhǔn)”。 該標(biāo)準(zhǔn)規(guī)定采用一個(gè)25個(gè)腳的DB25連接器，對(duì)連接器的每個(gè)引腳的信號(hào)內(nèi)容加以規(guī)定，還對(duì)各種信號(hào)的電平加以規(guī)定。隨著設(shè)備的不斷改進(jìn)，出現(xiàn)了代替DB25的DB9接口，現(xiàn)在都把RS232接口叫做DB9。RS232C 的接口信號(hào)：RS232C 的功能特性定義了25芯標(biāo)準(zhǔn)連接器中的20根信號(hào)線，其中2條地線、4條數(shù)據(jù)線、11條控制線、3條定時(shí)信號(hào)線，剩下的5根線作備用或未定義。常用的只有10根，它們是：（1）聯(lián)絡(luò)控制信號(hào)線： 　　數(shù)據(jù)發(fā)送準(zhǔn)備好（Data set readyDSR)——有效時(shí)（ON）狀態(tài)，表明MODEM處于可以使用的狀態(tài)。 　　數(shù)據(jù)終端準(zhǔn)備好(Data terminal readyDTR)——有效時(shí)（ON）狀態(tài)，表明數(shù)據(jù)終端可以使用。 　　這兩個(gè)信號(hào)有時(shí)連到電源上，一上電就立即有效。這兩