【正文】 ust = 0433 MHz, VCO adjust = 0相噪聲 (帶內(nèi))?89dBc/HzPA = 0 dBm, VDD = V, PFD = 10 MHz,FRF = 915 MHz, VCO_BIAS_SETTING = 10相噪聲(帶外)剩余 FMPLL沉淀?11012840dBc/HzHzμs1 MHz 偏移量200 Hz至20 kHz, FRF = 868 MHz頻率為10 MHz精度穩(wěn)定在 5 ppm 之內(nèi), PFD = 20 MHz, LBW = 50 kHzRev. B | Page 6 of 48ADF7020參數(shù)最小值典型值最大值單位測(cè)試條件基準(zhǔn)輸入基準(zhǔn)晶振外部振蕩器2424MHzMHz負(fù)載電容晶振啟動(dòng)時(shí)間33pFms參看晶振制造商說(shuō)明書 MHz 晶振，負(fù)載電容為33 pF 輸入標(biāo)準(zhǔn)ADC 參數(shù)msCMOS levels負(fù)載電容為16 pF 參考基準(zhǔn)輸入部分INLDNL177。1177。1LSBLSB V至 V, TA = 25176。C V 至 V, TA = 25176。C時(shí)序報(bào)告芯片使能到標(biāo)準(zhǔn)儀就緒芯片使能到 RSSI 就緒發(fā)射到接收轉(zhuǎn)換時(shí)間10150 μs +(5 TBIT)μsmsCREG = 100 nF詳見(jiàn)表格11同步數(shù)據(jù)輸出所需的時(shí)間 包括AGC沉淀見(jiàn) AGC 報(bào)告和時(shí)序部分邏輯輸入輸入高電平， VINH輸出低電平, VINL輸入電流, IINH/IINL輸入電容, CIN控制時(shí)鐘輸入邏輯輸出 VDD VDD177。11050VVμApFMHz輸出高電平 VOHDVDD ?VIOH = 500 μA輸出低電平 VOLCLKOUT 上升下降時(shí)間CLKOUT 負(fù)載510VnspFIOL = 500 μA溫度范圍, TA?40+85176。C電源供電電壓VDDV所有的VDD引腳應(yīng)該配置適當(dāng)發(fā)射電流消耗FRF = 915 MHz, VDD = V,PA匹配 50 Ω?20 dBm?10 dBm0 dBm10 dBm10 dBmmAmAmAmAmA結(jié)合PA 和 LNA 同EVALADF7020DBZx 主板進(jìn)行網(wǎng)絡(luò)匹配VCO_BIAS_SETTING = 12PA 與外部天線開(kāi)關(guān)隔離匹配。 VCO_BIAS_SETTING = 12接收電流消耗低電流模式高分辨率模式待機(jī)模式1921mAmA低功耗睡眠模式1μA12345678作局部調(diào)整后可完成高數(shù)據(jù)率關(guān)于頻率離差的定義，參看寄存器2—發(fā)射調(diào)制寄存器(FSK模式) 部分。關(guān)于GFSK 頻率離差的定義，參看寄存器2—發(fā)射調(diào)制寄存器(GFSK/GOOK模式)部分。作最大未調(diào)制功率處理. 輸出功率隨電源供給和溫度變化。詳細(xì)匹配， 見(jiàn)LNA/PA 匹配部分和AN764 應(yīng)用筆記.結(jié)合匹配網(wǎng)絡(luò)的情況下的靈敏度比分隔匹配網(wǎng)絡(luò)的靈敏度要低2分貝。關(guān)于不同接收模式的描述請(qǐng)參看表格5。根據(jù)匹配和規(guī)劃指導(dǎo)去完成相應(yīng)的FCC/ETSI 規(guī)范Rev. B | Page 7 of 48ADF7020除特別說(shuō)明，VDD = 3 V 177。 10%, VGND = 0 V, TA = 25176。C。非產(chǎn)品測(cè)試，只做設(shè)計(jì)保證。表格 2.參數(shù)t1t2t3t4t5t6t8t9t10Limit at TMIN to TMAX101025251020252510單位nsnsnsnsnsnsnsnsns測(cè)試條件/備注SDATA 對(duì) SCLK 建立時(shí)間SDATA 對(duì) SCLK 保持時(shí)間SCLK 高電平持續(xù)時(shí)間SCLK 低電平持續(xù)時(shí)間SCLK 對(duì) SLE 建立時(shí)間SLE 脈寬SCLK to SREAD data valid, readbackSREAD hold time after SCLK, readbackSCLK to SLE disable time, readbackSCLKt3t4t1t2SDATADB31 (MSB)DB30DB2DB1(CONTROL BIT C2)DB0 (LSB)(CONTROL BIT C1)t6SLEt5圖2 串行接口時(shí)序圖SCLKt1t2SDATAR7_DB0(CONTROL BIT C1)SLEt3t10SREADXRV16RV15RV2RV1t8t9圖 3. 回讀時(shí)序圖Rev. B | Page 8 of 480535100305351002ADF7020RxCLK177。1 DATA RATE/321/DATA RATERxDATADATA圖 4. RxData/RxCLK 時(shí)序圖1/DATA RATETxCLKTxDATAFETCHDATASAMPLENOTES1. TxCLK ONLY AVAILABLE IN GFSK MODE.圖5. TxData/TxCLK 時(shí)序圖Rev. B | Page 9 of 480535100505351004ADF7020除特別說(shuō)明，TA = 25176。C 。 表格3.參數(shù)VDD to GND 1模擬 I/O口與地間電壓數(shù)字 I/O 口電壓工作溫度范圍工業(yè)級(jí) (B Version)存儲(chǔ)溫度范圍最大工作溫度MLF θJA 熱阻回流焊接溫度峰值溫度峰值持續(xù)時(shí)間 額定? V 到+5 V? V to AVDD + V? V to DVDD + V?40176。C to +85176。C?65176。C to +125176。C150176。C26176。C/W260176。C40 secESD 警告！可充電器件和電路板會(huì)在不經(jīng)意間放電，盡管這些產(chǎn)品特性已經(jīng)取得專利或是具有適當(dāng)?shù)谋Ｗo(hù)電路，在高能ESD下器件還是會(huì)遭受損傷，因此為避免性能退化或是功能喪失，合適的ESD保護(hù)是必要的。1GND = GND1 = RFGND = GND4 = VCO GND = 0 V.器件負(fù)荷超過(guò)以上列出的這些最大額定絕對(duì)值將會(huì)造成永久性損傷。這僅是耐受等級(jí)；當(dāng)使用條件與這份說(shuō)明書關(guān)于功能部分說(shuō)明相同或是超出的情況下是不保證功能正常運(yùn)行的。最大額定絕對(duì)值條件下超時(shí)使用將會(huì)影響器件的穩(wěn)定性這是一個(gè)高性能RF集成電路，靜電防護(hù)等級(jí)小于2kV，是一個(gè)ESD敏感器件。操作和裝配過(guò)程中應(yīng)當(dāng)采取適當(dāng)?shù)姆婪丁?Rev. B | Page 10 of 48ADF7020VCOINCREG1VDD1RFOUTRFGNDRFINRFINBRLNAVDD4123456789PIN 1INDICATORADF7020TOP VIEW(Not to Scale)363534333231302928CLKOUTDATA CLKDATA I/OINT/LOCKVDD2CREG2ADCINGND2SCLK表格 4. 引腳功能描述RSET 10CREG4 11GND4 12圖6. 引腳配置272625SREADSDATASLE引腳編號(hào)12345678910111213 to 1819, 2220, 21, 23242526符號(hào)VCOINCREG1VDD1RFOUTRFGNDRFINRFINBRLNAVDD4RSETCREG4