一種數(shù)字頻率計(jì)的設(shè)計(jì)調(diào)研報(bào)告-文庫(kù)吧
2025-07-19 07:48 本頁(yè)面
【正文】 率計(jì)的測(cè)量精度。具有一定的實(shí)用價(jià)值。關(guān)鍵詞：頻率測(cè)量；單片機(jī)；C語(yǔ)言；周期3）C51語(yǔ)言使用中幾個(gè)關(guān)鍵問(wèn)題：在數(shù)字頻率計(jì)中，沒(méi)有采用常用的匯編語(yǔ)言，全部軟件用C語(yǔ)言編程。8051中一片機(jī)的C語(yǔ)言編譯器簡(jiǎn)稱(chēng)C51。C51程序有且僅有一個(gè)名為main的主程序。a、用include在C語(yǔ)言源程序中包含庫(kù)文件。例如:include b、為了能直接訪問(wèn)特殊功能寄存器SFR, C51提供了一種自主形式的定義方法，這是標(biāo)準(zhǔn)C語(yǔ)言中所沒(méi)有的，僅適于單片機(jī)編程。例如:sfr TMOD= 0X89。c、對(duì)于片外的1/ 0擴(kuò)展，用“define”語(yǔ)句進(jìn)行定義如: define PORT A XBYTE[0xffc0]。d、實(shí)時(shí)中斷程序的編程方法。中斷函數(shù)的聲明方法如下：void 函數(shù)名(void) interrupt[中斷向量代號(hào)][using[內(nèi)部寄存器組代號(hào)] 4）結(jié)論：木文的工作基礎(chǔ)是應(yīng)用單片機(jī)設(shè)計(jì)的數(shù)字頻率計(jì)利用C語(yǔ)言進(jìn)行中一片機(jī)應(yīng)用系統(tǒng)數(shù)字頻率計(jì)的設(shè)計(jì)，不僅編程簡(jiǎn)單，精度高，而且避免了匯編語(yǔ)言在進(jìn)行乘除法運(yùn)算時(shí)要考慮采用浮點(diǎn)運(yùn)算的要求與匯編語(yǔ)言相比編程語(yǔ)句大大減少數(shù)字頻率計(jì)的全部軟件均經(jīng)過(guò)了調(diào)試。并進(jìn)行了誤差分析頻率的測(cè)量范圍從1Hz到1M Hz，具有一定的實(shí)用價(jià)值?！痘诹砍套詣?dòng)轉(zhuǎn)換的頻率計(jì)設(shè)計(jì)》 1）作者：吳建新 2）摘要：給出了基于EDA技術(shù)并結(jié)合測(cè)頻法和測(cè)周法來(lái)設(shè)計(jì)一個(gè)頻率測(cè)量系統(tǒng)的具體方案，該方案在高頻時(shí)采用測(cè)頻法，而在低頻時(shí)采用測(cè)周法，且兩種測(cè)量方法在頻率分界點(diǎn)可以自動(dòng)轉(zhuǎn)換，從而在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了高低 兩種數(shù)字頻率計(jì)的設(shè)計(jì)。關(guān)鍵詞：EDA；可編程邏輯器件；數(shù)字頻率計(jì)3）系統(tǒng)仿真：設(shè)計(jì)時(shí)，可以利用EDA工具M(jìn)AX_ PLUS對(duì)VerilogHDL源設(shè)計(jì)進(jìn)行編譯、適配、優(yōu)化、邏輯綜合，然后自動(dòng)地把VerilogHDL描述轉(zhuǎn)變成門(mén)級(jí)電路，進(jìn)而完成電路分析、糾錯(cuò)、驗(yàn)證、自動(dòng)布局布線、仿真等各項(xiàng)測(cè)試工作，最后利用編程下載程序并通過(guò)編程電纜下載數(shù)據(jù)到所用的FPGA器件中，從而完成了EDA設(shè)計(jì)工作。4）結(jié)語(yǔ)：木文介紹了使用VerilogHDL語(yǔ)言并將其下載到FPGA中來(lái)設(shè)計(jì)頻率計(jì)的方法。山于采用了全數(shù)字化設(shè)計(jì)，因此，本系統(tǒng)具有穩(wěn)定可靠、抗干擾能力強(qiáng)和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)。該設(shè)計(jì)不必修改硬件電路，而是通過(guò)修改VerilogHDL源程序來(lái)增加一些新功能，從而滿足不同用戶的需要，實(shí)現(xiàn)數(shù)字系統(tǒng)硬件的軟件化?！痘赩HDL的多功能數(shù)字頻率計(jì)的設(shè)計(jì)》1）作者：李芳2）摘要：數(shù)字頻率計(jì)是近代電子技術(shù)領(lǐng)域的重要測(cè)量工具之一，同時(shí)也是其他許多領(lǐng)域廣泛應(yīng)用的測(cè)量?jī)x器。它是在規(guī)定的基準(zhǔn)時(shí)間內(nèi)把測(cè)量的脈沖數(shù)記錄下來(lái)，換算成頻率并以數(shù)字形式顯示出來(lái)。本文主要論述了利用CPLD進(jìn)行測(cè)頻、測(cè)周、脈寬、占空比等功能的測(cè)試。它包括硬件電路和軟件編程兩部分。硬件電路主要包括電源模塊、鍵控制模塊、顯示模塊、單片機(jī)和CPLD模塊。鍵控制模塊設(shè)置5個(gè)功能鍵和3個(gè)時(shí)間選擇鍵，鍵值的讀入采用4X4小鍵盤(pán)來(lái)完成。顯示部分用譽(yù)信公司的HY 12864液晶模塊。關(guān)鍵詞：
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1