數(shù)字示波器-電子競(jìng)賽一等獎(jiǎng)作品-文庫(kù)吧
2025-06-09 21:26 本頁(yè)面
【正文】 最有效的方法。因此，我們選擇單片機(jī)與FPGA的結(jié)合來(lái)作為系統(tǒng)的核心處理器。（2）前級(jí)信號(hào)調(diào)理方案設(shè)計(jì)：方案一：一路調(diào)理。即所有信號(hào)，都通過同一路信號(hào)調(diào)理電路，經(jīng)過相應(yīng)的衰減或放大設(shè)計(jì)，將信號(hào)幅度控制在合適的范圍內(nèi)，以便后級(jí)的數(shù)據(jù)采樣。方案二：多路調(diào)理。即將不同頻率范圍或不同幅度范圍的信號(hào)經(jīng)過各自的電路進(jìn)行調(diào)理。示波器選擇不同的檔位，則選擇了不同的信號(hào)通路。方案一電路簡(jiǎn)潔，但是由于信號(hào)的頻率和幅度跨度都很大，給硬件電路的調(diào)試帶來(lái)的較大的困難；方案二雖然可以對(duì)不同頻率和幅度范圍內(nèi)的信號(hào)進(jìn)行單獨(dú)調(diào)試，降低了每一路通道對(duì)硬件電路的要求，但造成電路規(guī)模大，結(jié)構(gòu)非常繁瑣，同時(shí)如果每一路信號(hào)之間的隔離做得不好，也會(huì)對(duì)采集結(jié)果造成很大的影響。綜合考慮，我們選擇了方案一，并精心設(shè)計(jì)了實(shí)現(xiàn)電路，使用了壓控放大器AD603進(jìn)行兩級(jí)放大，前面還加了BUFFER634以提高系統(tǒng)的輸入阻抗。最終很好的完成了題目的要求。2．系統(tǒng)總體框圖 （圖?。┍鞠到y(tǒng)采用單片機(jī)和FPGA作為數(shù)據(jù)處理和控制核心，將設(shè)計(jì)任務(wù)劃分為前級(jí)通道信號(hào)調(diào)理、觸發(fā)信號(hào)產(chǎn)生、保持與采樣、數(shù)據(jù)處理與存儲(chǔ)、波形顯示、控制面板等功能模塊。二、理論分析與參數(shù)計(jì)算1．等效采樣分析等效采樣的實(shí)現(xiàn)方式一般有順序等效采樣和隨機(jī)等效采樣兩種，順序采樣要求能夠精確地測(cè)出輸入信號(hào)的頻率，而在現(xiàn)今的數(shù)字示波器中，大多數(shù)采用的是隨機(jī)等效采樣技術(shù)。本系統(tǒng)也采用隨機(jī)等效采樣來(lái)實(shí)現(xiàn)題目要求。隨機(jī)等效時(shí)間采樣的基本原理是，在每一輪的采集過程中測(cè)量每次信號(hào)觸發(fā)時(shí)刻后與A/D的第一個(gè)采樣時(shí)鐘的時(shí)間差，這個(gè)時(shí)間差表明了觸發(fā)后的第一次采樣時(shí)刻，因此，它確定了本輪采樣的數(shù)據(jù)序列在信號(hào)波形中的位置。由于時(shí)間差在一個(gè)采樣周期內(nèi)是隨機(jī)分布的，當(dāng)多輪采樣后，采集的數(shù)據(jù)序列就能在一定的時(shí)間內(nèi)遍歷所有可能的取值。通過對(duì)分布在一段時(shí)間上的隨機(jī)采樣數(shù)據(jù)序列的排序，就能重構(gòu)信號(hào)的一個(gè)完整的采樣波形。如圖２所示是隨機(jī)等效采樣示意波形：（圖省）在隨機(jī)等效采樣技術(shù)中，關(guān)鍵是測(cè)出每次觸發(fā)點(diǎn)與下一個(gè)采樣時(shí)鐘間的時(shí)間差。但該時(shí)間極短,很難直接測(cè)量。一般可以借助時(shí)間軸展寬方法測(cè)量，時(shí)間軸展寬是一電容充放電雙斜率電路，要求充放電的時(shí)間比例很準(zhǔn)確，本系統(tǒng)利用高主頻FPGA計(jì)數(shù)來(lái)測(cè)量時(shí)間差。而等效采樣的頻率，則與實(shí)際的采樣速率和存儲(chǔ)深度有關(guān)。例如，用1MHz的實(shí)時(shí)采樣速率實(shí)現(xiàn)200MHz的等效采樣，即等效倍數(shù)為200，則需要進(jìn)行200輪采樣，每輪采樣1個(gè)點(diǎn)。采樣結(jié)束后，根據(jù)測(cè)出的每一點(diǎn)的時(shí)間差，將采樣的數(shù)值進(jìn)行重新排列，然后將重排后的數(shù)據(jù)順序輸出，用于波形顯示。用1MHz的采樣速率實(shí)現(xiàn)等效倍數(shù)為200倍的隨機(jī)采樣，需要在1us的時(shí)間內(nèi)測(cè)出200個(gè)不同的隨機(jī)時(shí)間差，則FPGA至少應(yīng)工作在200MHz的主頻上。 2．垂直靈敏度根據(jù)題目要求，垂直分辨率為8bits,顯示屏的垂直刻度為8div，因此使用8位A
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1