數(shù)字示波器-電子競賽一等獎(jiǎng)作品-wenkub
2023-07-09 21:26:32 本頁面
【正文】 。對此，我們考慮了以下幾種方案：（1）核心處理器選擇：方案一：純單片機(jī)方式。方案一的最大特點(diǎn)是只用單片機(jī)，系統(tǒng)規(guī)模可以做得很小，成本較低。FPGA的應(yīng)用已經(jīng)相當(dāng)?shù)钠毡楹统墒?。即所有信號，都通過同一路信號調(diào)理電路，經(jīng)過相應(yīng)的衰減或放大設(shè)計(jì)，將信號幅度控制在合適的范圍內(nèi)，以便后級的數(shù)據(jù)采樣。方案一電路簡潔，但是由于信號的頻率和幅度跨度都很大，給硬件電路的調(diào)試帶來的較大的困難；方案二雖然可以對不同頻率和幅度范圍內(nèi)的信號進(jìn)行單獨(dú)調(diào)試，降低了每一路通道對硬件電路的要求，但造成電路規(guī)模大，結(jié)構(gòu)非常繁瑣，同時(shí)如果每一路信號之間的隔離做得不好，也會(huì)對采集結(jié)果造成很大的影響。二、理論分析與參數(shù)計(jì)算1．等效采樣分析等效采樣的實(shí)現(xiàn)方式一般有順序等效采樣和隨機(jī)等效采樣兩種，順序采樣要求能夠精確地測出輸入信號的頻率，而在現(xiàn)今的數(shù)字示波器中，大多數(shù)采用的是隨機(jī)等效采樣技術(shù)。通過對分布在一段時(shí)間上的隨機(jī)采樣數(shù)據(jù)序列的排序，就能重構(gòu)信號的一個(gè)完整的采樣波形。而等效采樣的頻率，則與實(shí)際的采樣速率和存儲(chǔ)深度有關(guān)。 2．垂直靈敏度根據(jù)題目要求，垂直分辨率為8bits,顯示屏的垂直刻度為8div，因此使用8位A/D即可滿足題目要求。系統(tǒng)設(shè)定的掃描速度從100ns/div～200ms/div,總共20檔，則可以計(jì)算出每一檔的掃描速度所對應(yīng)的采樣速率，如表2所示。但是，AD603的輸入阻抗只有100Ω，所以在前面還加了一片BUF634，在寬帶模式下BUF634的輸入阻抗也高達(dá)8MΩ，滿足儀器輸入阻抗為1MΩ的題目要求。我們選用了采樣保持芯片AD783來實(shí)現(xiàn)。（取樣保持電路原理圖見附錄一）3．?dāng)?shù)據(jù)采集及存儲(chǔ)電路題目要求A/D轉(zhuǎn)換器的最高采樣速率限定為1MHz，而且垂直分辨率為8bit,我們選用的是AD公司的8位并行輸出A/D轉(zhuǎn)換器芯片AD7821，其最高采樣頻率為1MHz，參考電壓為5V，采用雙電源供電，～+。題目要求內(nèi)觸發(fā)方式，上升沿觸發(fā)，觸發(fā)電平可調(diào)。四、系統(tǒng)程序設(shè)計(jì) 1．FPGA程序設(shè)計(jì)。不同頻率的正弦波，用本系統(tǒng)進(jìn)行測量，測試數(shù)據(jù)如表3所示：信號頻率（Hz）1020501002005001K4K10K2M信號周期100ms50ms20ms10ms5ms2ms1ms500ns掃速/(div)20ms10ms5ms2ms1ms50us20us100ns測量周期數(shù)100ms50ms20ms10ms5ms2ms1ms500ns誤差
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1