基于fpga的spi接口設(shè)計(jì)-文庫(kù)吧
2025-06-03 15:35 本頁(yè)面
【正文】 01010101MSBSPIDATA1LSBMSBLSBSPIDATA2如圖所示，當(dāng)?shù)谝粋€(gè)上升沿來(lái)的時(shí)候，SPIDATA1 將最高位 1 移除，并將所有數(shù)據(jù)左移1位， 這時(shí) MOSI 線(xiàn)為高電平，而 SPIDATA2 將最高位 0 移出， 并將所有數(shù)據(jù)左移 1 位， 這樣 MISO線(xiàn)為低電平。然后當(dāng)下降沿到來(lái)的時(shí)候，SPIDATA1 將鎖存 MISO 線(xiàn)上的電平，并將其移入其最低位，同樣的，SPIDATA2 將鎖存 MOSI 線(xiàn)上的電平，并將其移入最低位。經(jīng)過(guò) 8 個(gè)脈沖后，兩個(gè)移位寄存器就實(shí)現(xiàn)了數(shù)據(jù)的交換，也就是完成了一次 SPI 的時(shí)序。1010101010101010101010101010101010101010101010100011第一個(gè)上升沿第一個(gè)下降沿五、仿真實(shí)現(xiàn) SPI時(shí)序圖如下圖所示： 下圖是基于Xilinx的Spartan3E平臺(tái)采用Verilog語(yǔ)言編譯仿真后的SPI接口時(shí)序圖： 附錄Verilog源代碼如下所示：`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 00:34:32 04/09/2013 // Design Name: // Module Name: spi // Project Name: // Target Devices: // Tool versions: // Description: //// Dependencies: //// Revision: // Revision File Created// Additional Comments: ////////////////////////////////////////////////////////////////////////////////////module spi(rst,clk,rd,wr,datain,spics,spiclk,spido,spidi,dataout )。 input rst。 //置位信號(hào)，低有效 input clk。 //時(shí)鐘信號(hào) input rd。 //接收數(shù)據(jù)命令 input wr。 //發(fā)送數(shù)據(jù)命令 input spidi。//spi數(shù)據(jù)輸入信號(hào) input [7:0] datain。//發(fā)送數(shù)據(jù)輸入 output spics。//spi片選信號(hào) output spiclk。//spi時(shí)鐘信號(hào) output spido。 //spi數(shù)據(jù)輸出信號(hào) output [7:0] dataout。 //接收數(shù)據(jù)輸出 reg spics。 reg spiclk。 reg spido。 reg [7:0] dataout,dstate,dsend,dreceive。 //t reg [1:0] spistate。 parameter idle = 239。b00。 parameter send_data = 239。b01。 parameter receive_data = 239。b10。 initial begin spics = 139。b1。 spiclk = 139。b1。 spido = 139。b1。 end always@(posedge clk) begin if(!rst) begin spistate = idle。 spics = 139。b1。 spiclk = 139。b1。 spido = 139。b1。 dstate = 839。d0。 end else begin case(spistate) 239。b00: begin if((wr==139。b0)amp。amp。(rd==139。b1)) //發(fā)送數(shù)據(jù)轉(zhuǎn)換 begin spistate = send_data。 dstate = 839。d0。 dsend = datain。 end else if((wr==139。b1)amp。amp。(rd==139。b0)) //接收數(shù)據(jù)轉(zhuǎn)換 begin spistate = receive_data。 dstate = 839。d0。 end else begin spistate = idle。 dstate = 839。d0。 end end 239。b01: //發(fā)送數(shù)據(jù)狀態(tài) begin case(dstate) 839。d0: //產(chǎn)生片選信號(hào) begin spics = 139。b0。 spiclk = 139。b1。 spido = 139。b1。 dstate = 839。d1。 end 839。d1: begin spics = 139。b0。 spiclk = 139。b1。 spido = 139。b1。 dstate = 839。d2。 end 839。d2: begin spics = 139。b0。 spiclk = 139。b0。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1