基于maxii系列cpld的微波爐控制器芯片設(shè)計(jì)-文庫吧
2025-06-03 14:50 本頁面
【正文】 到如圖4所示的微波爐控制器的狀態(tài)轉(zhuǎn)換圖。TEST/LD_TESTRESET初 始狀 態(tài)IDLESET_CLOCKLAMP_TESTDONE_MSGTIMERSTARTamp。DONEamp。TESTamp。SET_T/COOKLD_DONE/COOKX/LD_DONEX/LD_CLKSET_Tamp。TEST/LD_CLKX/LD_TESTDONE/LD_DONE圖4 狀態(tài)控制器狀態(tài)轉(zhuǎn)換圖減法計(jì)數(shù)定時狀態(tài)T完成信息顯示狀態(tài)T烹調(diào)時間設(shè)置狀態(tài)T顯示譯碼測試狀態(tài)T 圖中，當(dāng)RESET信號有效時，系統(tǒng)復(fù)位清零；輸入/輸出對應(yīng)烹調(diào)時間設(shè)置、顯示譯碼測試、完成信號顯示和減法計(jì)數(shù)定時四種狀態(tài)進(jìn)行相應(yīng)的轉(zhuǎn)換。 數(shù)據(jù)裝載電路的本質(zhì)是一個三選一多路選擇器，其模塊框圖如圖5所示。圖5 數(shù)據(jù)裝載電路模塊框圖當(dāng)LD_DONE有效時，輸出烹調(diào)結(jié)束的信息數(shù)據(jù)數(shù)據(jù)。當(dāng)L_CLK有效時，輸出烹調(diào)的設(shè)置時間數(shù)據(jù)。當(dāng)L_TEST有效時，輸出數(shù)碼管測試數(shù)據(jù)。LOAD信號為LD_DONE時DATEOUT輸出KEY有效指示。 電路計(jì)時模塊可以由十進(jìn)制減法計(jì)數(shù)器和六進(jìn)制減法計(jì)數(shù)器級聯(lián)組成，其中，兩個十進(jìn)制的減法計(jì)數(shù)器用于分、秒的個位減法計(jì)數(shù)，兩個六進(jìn)制的減法計(jì)數(shù)器用于分、秒的十位減法計(jì)數(shù)。由六進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器級聯(lián)構(gòu)成的計(jì)時模塊原理圖如圖6所示。圖6 計(jì)時器模塊原理圖計(jì)時器模塊的框圖如圖7所示。圖7 計(jì)時器模塊框圖LOAD有效時完成裝入功能，COOK（EN）有效時執(zhí)行減計(jì)數(shù)；CLR由RESET發(fā)出信號，清除裝載已存的數(shù)據(jù)；DONE返回給控制器，MIN和SEC顯示所剩時間和測試狀態(tài)信息、烹調(diào)結(jié)束狀態(tài)信息等。顯示譯碼控制部分的設(shè)計(jì)顯示的數(shù)字或字母BCD編碼七段顯示驅(qū)動編碼（g~a）000000111111100010000110200101011011300111001111401001100110501011101101601101111101701110000111810001111111910011101111d10101011110o10111011100n11001010100E1101111100129設(shè)計(jì)內(nèi)容狀態(tài)控制符號圖狀態(tài)控制電路的VHDL實(shí)現(xiàn)如下：LIBRARY IEEE。USE 。USE 。USE 。ENTITY controllor IS PORT( RESET:IN STD_LOGIC。 復(fù)位信號 KEY: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 輸入時間 SET_T:IN STD_LOGIC。 時間設(shè)置信號 START:IN STD_LOGIC。 開始烹調(diào)信號 TEST:IN STD_LOGIC。 顯示電路測試信號 CLK:IN STD_LOGIC。 時鐘脈沖 DONE:IN STD_LOGIC。 完成信號 COOK:OUT STD_LOGIC。 指示烹調(diào)狀態(tài)，提示計(jì)時器開始計(jì)數(shù) LD_TEST:OUT STD_LOGIC。 指示數(shù)據(jù)裝載電路載入的用于測試的數(shù)據(jù) LD_CLK:OUT STD_LOGIC。 指示數(shù)據(jù)裝載電路載入設(shè)置時間數(shù)據(jù) DATA:OUT STD_LOGIC_VECTOR(15 DOWNTO 0)。16位數(shù)據(jù) LED_SET_T:OUT STD_LOGIC。 LED顯示狀態(tài) LD_DONE:OUT STD_LOGIC LED顯示完成 )。END controllor。ARCHITECTURE rtl OF controllor ISTYPE STATES IS(IDLE,LAMP_TEST,SET_CLOCK,TIMER,DONE_MSG)。SIGNAL NXT,CUR:STATES。 2個信號：下一狀態(tài)、當(dāng)前狀態(tài)SIGNAL DATATMP:STD_LOGIC_VECTOR(15 DOWNTO 0)。 SIGNAL SET_T0: STD_LOGIC。 設(shè)置時間信號BEGIN PROCESS(CLK,RESET) 時鐘和復(fù)位的進(jìn)程 BEGIN IF RESET=39。139。 THEN 復(fù)位時將IDLE（顯示0000）賦予當(dāng)前狀態(tài) CUR=IDLE。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN CUR=NXT。 如果不是，遇到上邊沿則自動跳轉(zhuǎn)下一狀態(tài) END IF。END PROCESS。 PROCESS(RESET,KEY) 復(fù)位和輸入的進(jìn)程 BEGIN 可以讓輸入4位數(shù)字 顯示時間 IF RESET = 39。139。 THEN 復(fù)位時不論任何狀態(tài)數(shù)碼管都將顯示0000 DATATMP = (others = 39。039。)。 ELSE IF KEY(3)39。EVENT AND KEY(3) = 39。139。 THEN 設(shè)置分的十位 IF DATATMP(15 DOWNTO 12) = 0101 THEN 5自動跳轉(zhuǎn)到0 DATATMP(15 DOWNTO 12) = 0000。 ELSE DATATMP(15 DOWNTO 12) = DATATMP(15 DOWNTO 12) + 1。 END IF。 否則自動加1 END IF。 IF KEY(2)39。EVENT AND KEY(2) = 39。139。 THEN 設(shè)置分的個位 IF DATATMP(11 DOWNTO 8) = 1001 THEN 9自動跳轉(zhuǎn)到0 DATATMP(11 DOWNTO 8) = 0000。 ELSE DATATMP(11 DOWNTO 8) = DATATMP(11 DOWNTO 8) + 1。
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1