《數(shù)字電路復(fù)習(xí)總結(jié)》ppt課件-文庫吧
2025-04-14 02:53 本頁面
【正文】 8 V 輸出電平 UOL= V UOH = V UOL ? 0 V UOH ? VDD UTH = VDD UTH = V 閾值電壓 輸入端串 接電阻 Ri 當(dāng) Ri Ron（ k? ） 輸入由 0 → 1 在一定范圍內(nèi)， Ri的改 變不會影響輸入電平 輸入端 懸空 即 Ri = ? 輸入為 “ 1” 不允許 多余輸入 端的處理 1. 與門、與非門接電源；或門、或非門接地。 2. 與其它輸入端并聯(lián)。 第四章 小結(jié) 一、組合邏輯電路的特點(diǎn) 組合邏輯電路是由各種門電路組成的 沒有記憶功 能 的電路。它的特點(diǎn)是任一時刻的輸出信號只取決于 該時刻的輸入信號，而與電路原來所處的狀態(tài)無關(guān)。 邏輯圖 邏輯表達(dá)式 化簡 真值表 說明功能 二、組合邏輯電路的分析方法 三、組合邏輯電路的設(shè)計(jì)方法 邏輯抽象 列真值表 寫表達(dá)式 化簡或變換 畫邏輯圖 四、常用中規(guī)模集成組合邏輯電路 1. 加法器： 實(shí)現(xiàn)兩組多位二進(jìn)制數(shù)相加的電路。 根據(jù)進(jìn)位方式不同，可分為串行進(jìn)位加法 器和超前進(jìn)位加法器。 集成芯片： 74LS183（ TTL）、 C661（ CMOS） — 雙全加器 兩片雙全加器（如 74LS183） ? 四位串行進(jìn)位加法器 7428 74LS283（ TTL） CC4008（ CMOS） — 四位二進(jìn)制超前進(jìn)位加法器 2. 編碼器： 將輸入的電平信號編成二進(jìn)制代碼的電路。 主要包括二進(jìn)制編碼器、二 – 十進(jìn)制編碼 器和優(yōu)先編碼器等。 3. 譯碼器： 將輸入的二進(jìn)制代碼譯成相應(yīng)的電平信號。 主要包括二進(jìn)制譯碼器、二 – 十進(jìn)制譯碼 器和顯示譯碼器等。 集成芯片： 7414 74LS14 74LS348（ TTL） — 8 線 – 3 線優(yōu)先編碼器 7414 74LS147（ TTL） — 10 線 – 4 線優(yōu)先編碼器 集成芯片： 74LS138（ TTL） — 3線 – 8線譯碼器（二進(jìn)制譯碼器） 744 74LS42（ TTL） — 4線 – 10線譯碼器 7424 74LS247（ TTL） — 共陽極顯示譯碼器 744 7424 744 74249等（ TTL） — 共陰極顯示譯碼器 4. 數(shù)據(jù)選擇器： 在地址碼的控制下，在同一時間內(nèi)從 多路輸入信號中選擇相應(yīng)的一路信號 輸出的電路。常用于數(shù)據(jù)傳輸中的并 串轉(zhuǎn)換。 集成芯片： 7415 74LS151 74153 5. 數(shù)據(jù)分配器： 在地址碼的控制下，將一路輸入信號 傳送到多個輸出端的任何一個輸出端 的電路。常用于數(shù)據(jù)傳輸中的串 并轉(zhuǎn) 換。 集成芯片： 無專用芯片，可用二進(jìn)制集成譯碼器實(shí)現(xiàn)。 （ TTL） — 8 選 1 數(shù)據(jù)選擇器 （ TTL） — 4 選 1 數(shù)據(jù)選擇器 6. 數(shù)值比較器： 比較兩組多位二進(jìn)制數(shù)大小的電路。 集成芯片： 748 74L 85（ TTL） CC1458 C663（ CMOS） — 四位數(shù)值比較器 數(shù)據(jù)選擇器： 為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為 1 時，它的輸出表達(dá)式為地址變量的全部最小項(xiàng)之和，適用于實(shí)現(xiàn)單輸出組合邏輯函數(shù) 。 二進(jìn)制譯碼器 : 輸出端提供了輸入變量的全部最小項(xiàng)，而且每一個輸出端對應(yīng)一個最小項(xiàng)，因此，二進(jìn)制譯碼器輔以門電路（與非門）后，適合用于實(shí)現(xiàn)單輸出或多輸出的組合邏輯函數(shù)。 第四章 小 結(jié) 一、觸發(fā)器 和門電路一樣，也是組成數(shù)字電路的基本邏輯單元。它有 兩個基本特性： 1. 有兩個穩(wěn)定的狀態(tài) （ 0 狀態(tài)和 1 狀態(tài)）。 2. 在外信號作用下，兩個穩(wěn)定狀態(tài)可相互轉(zhuǎn)換；沒有外信號作用時，保持原狀態(tài)不變。 因此，觸發(fā)器具有記憶功能，常用來保存二進(jìn)制信息。 二、觸發(fā)器的邏輯功能 指觸發(fā)器輸出的次態(tài) Qn+1 與輸出的現(xiàn)態(tài) Qn 及輸入 信號之間的邏輯關(guān)系。觸發(fā)器邏輯功能的描述方法主要 有 特性表、卡諾圖、特性方程、狀態(tài)轉(zhuǎn)換圖和波形圖 （時序圖）。 二、觸發(fā)器的分類 1. 根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為 （ 1）基本觸發(fā)器：輸入信號直接控制。 輸出狀態(tài)僅受輸入狀態(tài)影響，抗干擾性差 特性表 Q n+1 0 0 0 1 1 0 1
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1