【正文】 前，大多數(shù)的 EDA軟件都同時支持這兩種硬件描述語言。 第 8章 電子設計自動化 2． ABEL和 AHDL語言 與 VHDL和 Verilog HDL相比， ABEL和 AHDL的功能相對比較簡單，它們適合于 RTL級和門級電路的描述，主要用于可編程邏輯器件的開發(fā) 。 ABEL語言是由美國 Data I/O公司推出的，該公司也是 ABEL語言綜合器的惟一供應商，有不少 EDA軟件支持 ABEL語言，如 ispEXPERT、 Synario、 Foundation等。 AHDL語言則只集成在 Altera公司的可編程邏輯器件開發(fā)工具中，只能在 Altera的開發(fā)軟件中進行編譯和調(diào)試。 第 8章 電子設計自動化 3． C語言 在電子系統(tǒng)設計中， 硬件設計采用 VHDL和 Verilog HDL之類硬件描述語言，軟件設計則采用 C和 C++等編程語言 。這種硬件設計和軟件設計使用不同語言的現(xiàn)象，給設計帶來了不便，延長了產(chǎn)品開發(fā)的周期。 從 EDA的發(fā)展趨勢來看， 直接用 C語言來描述硬件是未來的一個發(fā)展方向，這樣軟件設計人員和硬件設計人員之間就有了“共同語言”，從而能夠?qū)崿F(xiàn)軟、硬件協(xié)同設計，提高設計效率 。 目前，用 C語言描述硬件主要有兩個分支： System C和 Spec C。 System C適用于從系統(tǒng)設計到邏輯設計這一階段； Spec C則適用于從對技術(shù)要求的把握到系統(tǒng)設計這一階段。 第 8章 電子設計自動化 EDA開發(fā)工具 圖 8 1 EDA工具的范疇 硬件語言編譯工具邏輯綜合工具功能仿真工具布局布線工具版圖生成工具形式驗證工具A S I C 設計平臺硬件語言編譯工具邏輯綜合工具功能仿真工具布局布線工具時序仿真工具編程下載工具P L D 設計平臺原理圖編輯工具網(wǎng)表生成工具布局布線工具規(guī)則檢查工具電磁兼容分析工具熱分析工具P C B 設計平臺半導體廠 IC 產(chǎn)品 可編程 A S I C 產(chǎn)品 制版廠 P C B 產(chǎn)品電子系統(tǒng)整機設計、制造用戶最終產(chǎn)品電路圖輸入法HDL 語言輸入法波形輸入法用戶需求功能定義第 8章 電子設計自動化 EDA工具主要能夠進行三個方面的輔助設計工作： ① 印刷電路板 PCB設計 ； ② ASIC設計 ； ③ 電子系統(tǒng)設計 。 沒有 EDA工具的支持，想要完成超大規(guī)模集成電路或復雜電子系統(tǒng)的設計制造是不可想象的。 第 8章 電子設計自動化 全球的 EDA軟件供應商有近百家之多， 大體上可以分成兩類： 一類是專業(yè)的 EDA軟件公司 ，如 Mentor Graphics、 Cadence Design Systems、 Synopsys、 Viewlogic Systems和 Protel等； 另一類是半導體器件廠商， 為銷售他們的產(chǎn)品而開發(fā) EDA工具 ，Altera、 Xilinx、 Lattice和 Actel等。專業(yè)的 EDA軟件公司獨立于半導體器件廠商，推出的 EDA工具有較好的標準化和兼容性， 也比較注意追求技術(shù)上的先進性，一般 將這類工具稱為第三方工具 ； 而半導體器件廠商開發(fā)的 EDA工具則能夠作出針對自己器件特點的優(yōu)化設計。 在表 8 1中列出了部分 EDA軟件，其中也包括了一些模擬 /數(shù)字混合電路的 EDA軟件。 第 8章 電子設計自動化 表 8 1 部分 EDA軟件簡介 第 8章 電子設計自動化 表 8 1 部分 EDA軟件簡介 第 8章 電子設計自動化 EDA EDA設計方法屬于現(xiàn)代電子設計的范疇， 它與經(jīng)典的電子設計方法不同。主要涵蓋行為描述法、 IP復用法、 ASIC設計方法、 數(shù)字系統(tǒng)的高層次設計方法、 eDA網(wǎng)上設計方法、軟硬件協(xié)同設計方法、 基于集成平臺的設計方法 。 數(shù)字系統(tǒng)的設計包括行為、結(jié)構(gòu)和物理三個領(lǐng)域 。 行為是指系統(tǒng)的功能，或者說系統(tǒng)應該做什么；結(jié)構(gòu)是指系統(tǒng)的組成 ，或者說系統(tǒng)的抽象實現(xiàn)，典型的是抽象模塊的相互連接； 物理是指系統(tǒng)具體實現(xiàn)的幾何特征與物理特性 ， 也就是把結(jié)構(gòu)領(lǐng)域中的抽象元件代之以真實的物理元件。 根據(jù)抽象級別的不同， 數(shù)字系統(tǒng)又劃分為若干層次，一般從頂向下包括 系統(tǒng)級、算法級、寄存器傳輸級（ RTL）、邏輯級、 電路級 等。 通常將寄存器傳輸級以上的層次稱為高層次。利用硬件描述語言在寄存器傳輸級以上的層次進行描述、設計的方法稱為數(shù)字系統(tǒng)的高層次設計方法，描述的層次越高， 設計的層次就越高。 第 8章 電子設計自動化 數(shù)字系統(tǒng)的高層次設計方法 代表了現(xiàn)代數(shù)字系統(tǒng)設計的發(fā)展方向，它的 基本特征是： 用一片或幾片 ASIC實現(xiàn)整個數(shù)字系統(tǒng)； 設計人員遵循“自頂向下”的設計思想，首先對整個系統(tǒng)進行方案設計、功能劃分和算法設計， 并采用硬件描述語言完成算法級行為描述，最后由 EDA工具完成目標器件的設計。ASIC、 EDA工具和硬件描述語言是高層次設計方法的三大基石。 第 8章 電子設計自動化 明確功能 確定方案系統(tǒng)劃分算法設計高層次系統(tǒng)描述( 算法行為級 HDL 描述 )編譯器中間數(shù)據(jù)格式綜合器門級網(wǎng)表文件適配器編程文件P L D 編程布局布線時序仿真版圖生成版圖驗證掩膜 A S I C 制造功能仿真時序仿真器件測試圖 8 2 數(shù)字系統(tǒng)高層次設計的設計流程 第 8章 電子設計自動化 ① 在明確系統(tǒng)功能的前提下，首先設計系統(tǒng)的實現(xiàn)方案， 然后進行功能劃分和算法設計。這些富有創(chuàng)造性的工作與上一章所介紹的基本相同， 仍然需要由人工完成，只不過在高層次設計方法中， 這些工作不再受市場上通用邏輯器件的局限。 ② 設計輸入。一般是采用 VHDL/Verilog HDL在算法級對系統(tǒng)進行行為描述，此外還可以采用比較直觀的圖形輸入方式（方框圖、 狀態(tài)圖等）。 第 8章 電子設計自動化 ③ 編譯。 編譯器對以上設計中的 HDL描述的語法和語意進行檢查和解釋，并將以上的輸入轉(zhuǎn)換成適當?shù)闹虚g數(shù)據(jù)格式，為下一步的綜合作好準備。 ④ 功能仿真。 功能仿真又稱為前仿真， 主要是檢驗系統(tǒng)的邏輯功能設計的正確性，除了系統(tǒng)規(guī)定的定時關(guān)系以外， 對實際電路中的慣性時延、 傳輸時延均不予考慮。對于大型的設計， 綜合、適配要花費數(shù)小時， 在綜合之前進行功能仿真就可以及早發(fā)現(xiàn)設計錯誤，節(jié)約設計時間。一般情況下，對于比較簡單的設計， 可以略去這一仿真步驟。 第 8章 電子設計自動化 ⑤ 綜合。利用綜合器對 HDL源代碼進行綜合優(yōu)化處理， 生成門級描述的網(wǎng)表文件，這是將高層次描述轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。 ⑥ 適配。利用適配器將綜合后的網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化和布局布線。適配完成后， 產(chǎn)生多項設計結(jié)果：適配報告（包括芯片內(nèi)部資源利用情況）、 引腳分配和設計的布爾方程描述情況； 適配后的仿真模型； 器件編程文件。 第 8章 電子設計自動化 ⑦ 時序仿真。根據(jù)適配后的仿真模型， 可以進行時序仿真（又稱為后仿真），因為已經(jīng)得到器件的實際硬件特性（如時延特性），所以仿真結(jié)果能比較精確地預期未來芯片的實際性能。 如果仿真結(jié)果達不到設計要求， 就需要修改 HDL源代碼或選擇不同速度品質(zhì)的器件，直至滿足設計要求為止。 第 8章 電子設計自動化 ⑧ PLD編程。將適配器產(chǎn)生的器件編程文件通過編程器或下載電纜載入到目標芯片 —— 可編程邏輯器件中。 ⑨ 器件測試。在器件編程后， 需要利用實驗手段測試器件最終的功能和性能指標。 如果是大批量產(chǎn)品的開發(fā)，通過更換相應廠家的綜合庫， 可以很容易轉(zhuǎn)由掩膜 ASIC形式實現(xiàn)。 第 8章 電子設計自動化 硬件描述語言 Verilog HDL初步 Verilog HDL 語法基本知識 module muxtwo(out, a, b, s1)。 input a, b, s1。 output out。 reg out。 always @ (s1 or a or b) if( !s1 ) out = a。 else out = b。 endmodule 第 8章 電子設計自動化 ? 數(shù)據(jù)常量 ? Verilog HDL中共有 19種數(shù)據(jù)類型。 ? 1 數(shù)字 ? 整數(shù) ? 二進制數(shù)（ b或 B） ? 十進制數(shù)（ d或 D） ? 十六進制數(shù)（ h或 H） ? 八進制數(shù)（ o或 O） 第 8章 電子設計自動化 ? 數(shù)字的三種表達方式： ? 位寬 進制 數(shù)字 全面的描述方式 ? 進制 數(shù)字 默認位寬，至少 32位 ? 數(shù)字 默認位寬與進制（十進制） ? examples: ? 839。b10101100 ? 839。ha2 第 8章 電子設計自動化 ? x 與 z ? x代表不定值； z（ ?）代表高阻值 ? examples: ? 439。b10x0 ? 439。b101z ? 1239。dz ? 1239。d? ? 839。h4x 第 8章 電子設計自動化 ? 負數(shù) ? 在位寬表達式前加一個減號（ ），減號必須放在數(shù)字定義表達式的最前面。 ? examples： ? 839。d5 //ok ? 839。d5 //not ok!!! 第 8章 電子設計自動化 ? 下劃線 ? 用來分割數(shù)字的表達，提高程序的可讀性， 只能用在具體的數(shù)字之間 。 ? examples: ? 1639。b1010_1111_1001_0001 //OK ? 839。b_1001_1111 // not ok!!! note:常量不說明位數(shù)的時候，默認為 32位，每個字母用 8位的 ASCII碼值表示 第 8章 電子設計自動化 ? 2 參數(shù)型（ parameter） ? 用 parameter來定義常量，稱為符號常量，可提高程序的可讀性與可維護性。 ? 格式： ? parameter 參數(shù)名 1 = 表達式，參數(shù)名 2 = 表達式， ... ，參數(shù)名 n = 表達式； ? note：表達式必須是常數(shù)表達式！！ 第 8章 電子設計自動化 ? parameter舉例 ? parameter msb = 7。 ? parameter byte_size=8,byte_msb=byte_size1。 ? parameter所定義的常量必須是值可以確定的 第 8章 電子設計自動化 ? 變量類型 ? 1. wire型 ? 常用來表示用于以 assign關(guān)鍵字指定的組合邏輯信號 ? 默認的類型 ? wire a。 // 1個 1位 ? wire[7:0] b。 //1個 8位 ? wire[4:1] c,d。 //2個 4位 第 8章 電子設計自動化 ? 2. reg型