數(shù)字電路復(fù)習(xí)總結(jié)ppt課件-在線瀏覽
2025-06-16 02:53本頁面
【正文】 壓 輸入端串 接電阻 Ri 當(dāng) Ri Ron（ k? ） 輸入由 0 → 1 在一定范圍內(nèi)， Ri的改 變不會影響輸入電平 輸入端 懸空 即 Ri = ? 輸入為 “ 1” 不允許 多余輸入 端的處理 1. 與門、與非門接電源；或門、或非門接地。 第四章 小結(jié) 一、組合邏輯電路的特點 組合邏輯電路是由各種門電路組成的 沒有記憶功 能 的電路。 邏輯圖 邏輯表達(dá)式 化簡 真值表 說明功能 二、組合邏輯電路的分析方法 三、組合邏輯電路的設(shè)計方法 邏輯抽象 列真值表 寫表達(dá)式 化簡或變換 畫邏輯圖 四、常用中規(guī)模集成組合邏輯電路 1. 加法器： 實現(xiàn)兩組多位二進制數(shù)相加的電路。 集成芯片： 74LS183（ TTL）、 C661（ CMOS） — 雙全加器 兩片雙全加器（如 74LS183） ? 四位串行進位加法器 7428 74LS283（ TTL） CC4008（ CMOS） — 四位二進制超前進位加法器 2. 編碼器： 將輸入的電平信號編成二進制代碼的電路。 3. 譯碼器： 將輸入的二進制代碼譯成相應(yīng)的電平信號。 集成芯片： 7414 74LS14 74LS348（ TTL） — 8 線 – 3 線優(yōu)先編碼器 7414 74LS147（ TTL） — 10 線 – 4 線優(yōu)先編碼器 集成芯片： 74LS138（ TTL） — 3線 – 8線譯碼器（二進制譯碼器） 744 74LS42（ TTL） — 4線 – 10線譯碼器 7424 74LS247（ TTL） — 共陽極顯示譯碼器 744 7424 744 74249等（ TTL） — 共陰極顯示譯碼器 4. 數(shù)據(jù)選擇器： 在地址碼的控制下，在同一時間內(nèi)從 多路輸入信號中選擇相應(yīng)的一路信號 輸出的電路。 集成芯片： 7415 74LS151 74153 5. 數(shù)據(jù)分配器： 在地址碼的控制下，將一路輸入信號 傳送到多個輸出端的任何一個輸出端 的電路。 集成芯片： 無專用芯片，可用二進制集成譯碼器實現(xiàn)。 集成芯片： 748 74L 85（ TTL） CC1458 C663（ CMOS） — 四位數(shù)值比較器 數(shù)據(jù)選擇器： 為多輸入單輸出的組合邏輯電路，在輸入數(shù)據(jù)都為 1 時，它的輸出表達(dá)式為地址變量的全部最小項之和，適用于實現(xiàn)單輸出組合邏輯函數(shù) 。 第四章 小 結(jié) 一、觸發(fā)器 和門電路一樣，也是組成數(shù)字電路的基本邏輯單元。 2. 在外信號作用下，兩個穩(wěn)定狀態(tài)可相互轉(zhuǎn)換；沒有外信號作用時，保持原狀態(tài)不變。 二、觸發(fā)器的邏輯功能 指觸發(fā)器輸出的次態(tài) Qn+1 與輸出的現(xiàn)態(tài) Qn 及輸入 信號之間的邏輯關(guān)系。 二、觸發(fā)器的分類 1. 根據(jù)電路結(jié)構(gòu)不同，觸發(fā)器可分為 （ 1）基本觸發(fā)器：輸入信號直接控制。 電平觸發(fā) 特性方程 0?RSnn QRSQ ??? 1同步 RS 觸發(fā)器 CP = 1（或 0）時有效 DQ n ??1同步 D 觸發(fā)器 輸出狀態(tài)受輸入狀態(tài)和時鐘電平影響，有空翻發(fā)生。 CP 下降沿（或上升沿）到來時有效 特性方程 0?RSnn QRSQ ??? 1 主從 RS 觸發(fā)器 nnn QKQJQ ??? 1 主從 JK 觸發(fā)器 輸出狀態(tài)克服了空翻發(fā)生，但具有 cp=1時的一次性翻轉(zhuǎn)問題。 Q Q 1R 1S R S CP C1 nn QRSQ ??? 1M0?RS0 0 S R 0 1 0 1 0 1 1 1 CP下跳時 不定 Qn+1 Qn 主從 RS 觸發(fā)器 符號 特性表 J K Q n+1 功能 0 0 0 0 1 0 1 1 Q n 0 1 保持 置 0 置 1 翻轉(zhuǎn) 特性方程 nnn QKQJQ ??? 1CP下降沿 時刻有效 Q n 主從 JK 觸發(fā)器 Q Q 1K 1J K J CP C1 輸出狀態(tài)克服了空翻發(fā)生，但具有 cp=1時的一次性翻轉(zhuǎn)問題。 邊沿觸發(fā) CP上
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1