fpga的設(shè)計方法與要求-文庫吧
2024-12-24 14:10 本頁面
【正文】 工作。 （ 2） EDA技術(shù)的基本特征 ? 采用高級語言描述，具有系統(tǒng)級仿真和綜合能力是 EDA技術(shù)的基本特征。與這些基本特征有關(guān)的幾個概念是： ? ①并行工程和 “ 自頂向下 ” 設(shè)計方法 ? ②硬件描述語言（ HDL） ? ③邏輯綜合與優(yōu)化 ? ④開放性和標準化 ? ⑤庫（ Library） ① 并行工程和 “ 自頂向下 ” 設(shè)計方法 ? 并行工程是一種系統(tǒng)化的、集成化的、并行的產(chǎn)品及相關(guān)過程的開發(fā)模式（相關(guān)過程主要指制造和維護）。這一模式使開發(fā)者從一開始就要考慮到產(chǎn)品生存周期的質(zhì)量、成本、開發(fā)時間及用戶的需求等等諸多方面因素。 ” ? “ 自頂向下 ” （ Top→ down）的設(shè)計方法從系統(tǒng)級設(shè)計入手，在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計；在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述；在功能一級進行驗證，然后用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)Ｓ眉呻娐??！? Top→ down”設(shè)計方法有利于在早期發(fā)現(xiàn)產(chǎn)品結(jié)構(gòu)設(shè)計中的錯誤，提高設(shè)計的一次成功率，在 EDA技術(shù)中被廣泛采用。 ② 硬件描述語言（ HDL） ? 用硬件描述語言進行電路與系統(tǒng)的設(shè)計是當(dāng)前EDA技術(shù)的一個重要特征。硬件描述語言突出優(yōu)點是：語言的公開可利用性；設(shè)計與工藝的無關(guān)性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)的設(shè)計；便于設(shè)計的復(fù)用和繼承等。與原理圖輸入設(shè)計方法相比較，硬件描述語言更適合規(guī)模日益增大的電子系統(tǒng)。硬件描述語言使得設(shè)計者在比較抽象的層次上描述設(shè)計的結(jié)構(gòu)和內(nèi)部特征，是進行邏輯綜合優(yōu)化的重要工具。目前最常用的 IEEE標準硬件描述語言有 VHD L和 VerilogHDL。 ③ 邏輯綜合與優(yōu)化 ? 邏輯綜合功能將高層次的系統(tǒng)行為設(shè)計自動翻譯成門級邏輯的電路描述，做到了設(shè)計與工藝的獨立。優(yōu)化則是對于上述綜合生成的電路網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小、更快的綜合結(jié)果替代一些復(fù)雜的邏輯電路單元，根據(jù)指定的目標庫映射成新的網(wǎng)表。 ④ 開放性和標準化 ? EDA系統(tǒng)的框架是一種軟件平臺結(jié)構(gòu)，它為不同的 EDA工具提供操作環(huán)境?？蚣芴峁┡c硬件平臺無關(guān)的圖形用戶界面以及工具之間的通信、設(shè)計數(shù)據(jù)和設(shè)計流程的管理，以及各種與數(shù)據(jù)庫相關(guān)的服務(wù)項目等。一個建立了符合標準的開放式框架結(jié)構(gòu) EDA系統(tǒng)，可以接納其他廠商的 EDA工具一起進行設(shè)計工作?？蚣茏鳛橐惶资褂煤团渲?EDA軟件包的規(guī)范，可以實現(xiàn)各種 EDA工具間的優(yōu)化組合，將各種EDA工具集成在一個統(tǒng)一管理的環(huán)境之下，實現(xiàn)資源共享。 ? EDA框架標準化和硬件描述語言等設(shè)計數(shù)據(jù)格式的標準化可集成不同設(shè)計風(fēng)格和應(yīng)用的要求導(dǎo)致各具特色的 EDA工具在同一個工作站上。集成的 EDA系統(tǒng)不僅能夠?qū)崿F(xiàn)高層次的自動邏輯綜合、版圖綜合和測試碼生成，而且可以使各個仿真器對同一個設(shè)計進行協(xié)同仿真，進一步提高了EDA系統(tǒng)的工作效率和設(shè)計的正確性。 ⑤ 庫（ Library） ? 庫是支持 EDA工具完成各種自動設(shè)計過程的
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1